1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
654
655
656
657
658
659
660
661
662
663
664
665
666
667
668
669
670
671
672
673
674
675
676
677
678
679
680
681
682
683
684
685
686
687
688
689
690
691
692
693
694
695
696
697
698
699
700
701
702
703
704
705
706
707
708
709
710
711
712
713
714
715
716
717
718
719
720
721
722
723
724
725
726
727
728
729
730
731
732
733
734
735
736
737
738
739
740
741
742
743
744
745
746
747
748
749
750
751
752
753
754
755
756
757
758
759
760
761
762
763
764
765
766
767
768
769
770
771
772
773
774
775
776
777
778
779
780
781
782
783
784
785
786
787
788
789
790
791
792
793
794
795
796
797
798
799
800
801
802
803
804
805
806
807
808
809
810
811
812
813
814
815
816
817
818
819
820
821
822
823
824
825
826
827
828
829
830
831
832
833
834
835
836
837
838
839
840
841
842
843
844
845
846
847
848
849
850
851
852
853
854
855
856
857
858
859
860
861
862
863
864
865
866
867
868
869
870
871
872
873
874
875
876
877
878
879
880
881
882
883
884
885
886
887
888
889
890
891
892
893
894
895
896
897
898
899
900
901
902
903
904
905
906
907
908
909
910
911
912
913
914
915
916
917
918
919
920
921
922
923
924
925
926
927
928
929
930
931
932
933
934
935
936
937
938
939
940
941
942
943
944
945
946
947
948
949
950
951
952
953
954
955
956
957
958
959
960
961
962
963
964
965
966
967
968
969
970
971
972
973
974
975
976
977
978
979
980
981
982
983
984
985
986
987
988
989
990
991
992
993
994
995
996
997
998
999
1000
1001
1002
1003
1004
1005
1006
1007
1008
1009
1010
1011
1012
1013
1014
1015
1016
1017
1018
1019
1020
1021
1022
1023
1024
1025
1026
1027
1028
1029
1030
1031
1032
1033
1034
1035
1036
1037
1038
1039
1040
1041
1042
1043
1044
1045
1046
1047
1048
1049
1050
1051
1052
1053
1054
1055
1056
1057
1058
1059
1060
1061
1062
1063
1064
1065
1066
1067
1068
1069
1070
1071
1072
1073
1074
1075
1076
1077
1078
1079
1080
1081
1082
1083
1084
1085
1086
1087
1088
1089
1090
1091
1092
1093
1094
1095
1096
1097
1098
1099
1100
1101
1102
1103
1104
1105
1106
1107
1108
1109
1110
1111
1112
1113
1114
1115
1116
1117
1118
1119
1120
1121
1122
1123
1124
1125
1126
1127
1128
1129
1130
1131
1132
1133
1134
1135
1136
1137
1138
1139
1140
1141
1142
1143
1144
1145
1146
1147
1148
1149
1150
1151
1152
1153
1154
1155
1156
1157
1158
1159
1160
1161
1162
1163
1164
1165
1166
1167
1168
1169
1170
1171
1172
1173
1174
1175
1176
1177
1178
1179
1180
1181
1182
1183
1184
1185
1186
1187
1188
1189
1190
1191
1192
1193
1194
1195
1196
1197
1198
1199
1200
1201
1202
1203
1204
1205
1206
1207
1208
1209
1210
1211
1212
1213
1214
1215
1216
1217
1218
1219
1220
1221
1222
1223
1224
1225
1226
1227
1228
1229
1230
1231
1232
1233
1234
1235
1236
1237
1238
1239
1240
1241
1242
1243
1244
1245
1246
1247
1248
1249
1250
1251
1252
1253
1254
1255
1256
1257
1258
1259
1260
1261
1262
1263
1264
1265
1266
1267
1268
1269
1270
1271
1272
1273
1274
1275
1276
1277
1278
1279
1280
1281
1282
1283
1284
1285
1286
1287
1288
1289
1290
1291
1292
1293
1294
1295
1296
1297
1298
1299
1300
1301
1302
1303
1304
1305
1306
1307
1308
1309
1310
1311
1312
1313
1314
1315
1316
1317
1318
1319
1320
1321
1322
1323
1324
1325
1326
1327
1328
1329
1330
1331
1332
1333
1334
1335
1336
1337
1338
1339
1340
1341
1342
1343
1344
1345
1346
1347
1348
1349
1350
1351
1352
1353
1354
1355
1356
1357
1358
1359
1360
1361
1362
1363
1364
1365
1366
1367
1368
1369
1370
1371
1372
1373
1374
1375
1376
1377
1378
1379
1380
1381
1382
1383
1384
1385
1386
1387
1388
1389
1390
1391
1392
1393
1394
1395
1396
1397
1398
1399
1400
1401
1402
1403
1404
1405
1406
1407
1408
1409
1410
1411
1412
1413
1414
1415
1416
1417
1418
1419
1420
1421
1422
1423
1424
1425
1426
1427
1428
1429
1430
1431
1432
1433
1434
1435
1436
1437
1438
1439
1440
1441
1442
1443
1444
1445
1446
1447
1448
1449
1450
1451
1452
1453
1454
1455
1456
1457
1458
1459
1460
1461
1462
1463
1464
1465
1466
1467
1468
1469
1470
1471
1472
1473
1474
1475
1476
1477
1478
1479
1480
1481
1482
1483
1484
1485
1486
1487
1488
1489
1490
1491
1492
1493
1494
1495
1496
1497
1498
1499
1500
1501
1502
1503
1504
1505
1506
1507
1508
1509
1510
1511
1512
1513
1514
1515
1516
1517
1518
1519
1520
1521
1522
1523
1524
1525
1526
1527
1528
1529
1530
1531
1532
1533
1534
1535
1536
1537
1538
1539
1540
1541
1542
1543
1544
1545
1546
1547
1548
1549
1550
1551
1552
1553
1554
1555
1556
1557
1558
1559
1560
1561
1562
1563
1564
1565
1566
1567
1568
1569
1570
1571
1572
1573
1574
1575
1576
1577
1578
1579
1580
1581
1582
1583
1584
1585
1586
1587
1588
1589
1590
1591
1592
1593
1594
1595
1596
1597
1598
1599
1600
1601
1602
1603
1604
1605
1606
1607
1608
1609
1610
1611
1612
1613
1614
1615
1616
1617
1618
1619
1620
1621
1622
1623
1624
1625
1626
1627
1628
1629
1630
1631
1632
1633
1634
1635
1636
1637
1638
1639
1640
1641
1642
1643
1644
1645
1646
1647
1648
1649
1650
1651
1652
1653
1654
1655
1656
1657
1658
1659
1660
1661
1662
1663
1664
1665
1666
1667
1668
1669
1670
1671
1672
1673
1674
1675
1676
1677
1678
1679
1680
1681
1682
1683
1684
1685
1686
1687
1688
1689
1690
1691
1692
1693
1694
1695
1696
1697
1698
1699
1700
1701
1702
1703
1704
1705
1706
1707
1708
1709
1710
1711
1712
1713
1714
1715
1716
1717
1718
1719
1720
1721
1722
1723
1724
1725
1726
1727
1728
1729
1730
1731
1732
1733
1734
1735
1736
1737
1738
1739
1740
1741
1742
1743
1744
1745
1746
1747
1748
1749
1750
1751
1752
1753
1754
1755
1756
1757
1758
1759
1760
1761
1762
1763
1764
1765
1766
1767
1768
1769
1770
1771
1772
1773
1774
1775
1776
1777
1778
1779
1780
1781
1782
1783
1784
1785
1786
1787
1788
1789
1790
1791
1792
1793
1794
1795
1796
1797
1798
1799
1800
1801
1802
1803
1804
1805
1806
1807
1808
1809
1810
1811
1812
1813
1814
1815
1816
1817
1818
1819
1820
1821
1822
1823
1824
1825
1826
1827
1828
1829
1830
1831
1832
1833
1834
1835
1836
1837
1838
1839
1840
1841
1842
1843
1844
1845
1846
1847
1848
1849
1850
1851
1852
1853
1854
1855
1856
1857
1858
1859
1860
1861
1862
1863
1864
1865
1866
1867
1868
1869
1870
1871
1872
1873
1874
1875
1876
1877
1878
1879
1880
1881
1882
1883
1884
1885
1886
1887
1888
1889
1890
1891
1892
1893
1894
1895
1896
1897
1898
1899
1900
1901
1902
1903
1904
1905
1906
1907
1908
1909
1910
1911
1912
1913
1914
1915
1916
1917
1918
1919
1920
1921
1922
1923
1924
1925
1926
1927
1928
1929
1930
1931
1932
1933
1934
1935
1936
1937
1938
1939
1940
1941
1942
1943
1944
1945
1946
1947
1948
1949
1950
1951
1952
1953
1954
1955
1956
1957
1958
1959
1960
1961
1962
1963
1964
1965
1966
1967
1968
1969
1970
1971
1972
1973
1974
1975
1976
1977
1978
1979
1980
1981
1982
1983
1984
1985
1986
1987
1988
1989
1990
1991
1992
1993
1994
1995
1996
1997
1998
1999
2000
2001
2002
2003
2004
2005
2006
2007
2008
2009
2010
2011
2012
2013
2014
2015
2016
2017
2018
2019
2020
2021
2022
2023
2024
2025
2026
2027
2028
2029
2030
2031
2032
2033
2034
2035
2036
2037
2038
2039
2040
2041
2042
2043
2044
2045
2046
2047
2048
2049
2050
2051
2052
2053
2054
2055
2056
2057
2058
2059
2060
2061
2062
2063
2064
2065
2066
2067
2068
2069
2070
2071
2072
2073
2074
2075
2076
2077
2078
2079
2080
2081
2082
2083
2084
2085
2086
2087
2088
2089
2090
2091
2092
2093
2094
2095
2096
2097
2098
2099
2100
2101
2102
2103
2104
2105
2106
2107
2108
2109
2110
2111
2112
2113
2114
2115
2116
2117
2118
2119
2120
2121
2122
2123
2124
2125
2126
2127
2128
2129
2130
2131
2132
2133
2134
2135
2136
2137
2138
2139
2140
2141
2142
2143
2144
2145
2146
2147
2148
2149
2150
2151
2152
2153
2154
2155
2156
2157
2158
2159
2160
2161
2162
2163
2164
2165
2166
2167
2168
2169
2170
2171
2172
2173
2174
2175
2176
2177
2178
2179
2180
2181
2182
2183
2184
2185
2186
2187
2188
2189
2190
2191
2192
2193
2194
2195
2196
2197
2198
2199
2200
2201
2202
2203
2204
2205
2206
2207
2208
2209
2210
2211
2212
2213
2214
2215
2216
2217
2218
2219
2220
2221
2222
2223
2224
2225
2226
2227
2228
2229
2230
2231
2232
2233
2234
2235
2236
2237
2238
2239
2240
2241
2242
2243
2244
2245
2246
2247
2248
2249
2250
2251
2252
2253
2254
2255
2256
2257
2258
2259
2260
2261
2262
2263
2264
2265
2266
2267
2268
2269
2270
2271
2272
2273
2274
2275
2276
2277
2278
2279
2280
2281
2282
2283
2284
2285
2286
2287
2288
2289
2290
2291
2292
2293
2294
2295
2296
2297
2298
2299
2300
2301
2302
2303
2304
2305
2306
2307
2308
2309
2310
2311
2312
2313
2314
2315
2316
2317
2318
2319
2320
2321
2322
2323
2324
2325
2326
2327
2328
2329
2330
2331
2332
2333
2334
2335
2336
2337
2338
2339
2340
2341
2342
2343
2344
2345
2346
2347
2348
2349
2350
2351
2352
2353
2354
2355
2356
2357
2358
2359
2360
2361
2362
2363
2364
2365
2366
2367
2368
2369
2370
2371
2372
2373
2374
2375
2376
2377
2378
2379
2380
2381
2382
2383
2384
2385
2386
2387
2388
2389
2390
2391
2392
2393
2394
2395
2396
2397
2398
2399
2400
2401
2402
2403
2404
2405
2406
2407
2408
2409
2410
2411
2412
2413
2414
2415
2416
2417
2418
2419
2420
2421
2422
2423
2424
2425
2426
2427
2428
2429
2430
2431
2432
2433
2434
2435
2436
2437
2438
2439
2440
2441
2442
2443
2444
2445
2446
2447
2448
2449
2450
2451
2452
2453
2454
2455
2456
2457
2458
2459
2460
2461
2462
2463
2464
2465
2466
2467
2468
2469
2470
2471
2472
2473
2474
2475
2476
2477
2478
2479
2480
2481
2482
2483
2484
2485
2486
2487
2488
2489
2490
2491
2492
2493
2494
2495
2496
2497
2498
2499
2500
2501
2502
2503
2504
2505
2506
2507
2508
2509
2510
2511
2512
2513
2514
2515
2516
2517
2518
2519
2520
2521
2522
2523
2524
2525
2526
2527
2528
2529
2530
2531
2532
2533
2534
2535
2536
2537
2538
2539
2540
2541
2542
2543
2544
2545
2546
2547
2548
2549
2550
2551
2552
2553
2554
2555
2556
2557
2558
2559
2560
2561
2562
2563
2564
2565
2566
2567
2568
2569
2570
2571
2572
2573
2574
2575
2576
2577
2578
2579
2580
2581
2582
2583
2584
2585
2586
2587
2588
2589
2590
2591
2592
2593
2594
2595
2596
2597
2598
2599
2600
2601
2602
2603
2604
2605
2606
2607
2608
2609
2610
2611
2612
2613
2614
2615
2616
2617
2618
2619
2620
2621
2622
2623
2624
2625
2626
2627
2628
2629
2630
2631
2632
2633
2634
2635
2636
2637
2638
2639
2640
2641
2642
2643
2644
2645
2646
2647
2648
2649
2650
2651
2652
2653
2654
2655
2656
2657
2658
2659
2660
2661
2662
2663
2664
2665
2666
2667
2668
2669
2670
2671
2672
2673
2674
2675
2676
2677
2678
2679
2680
2681
2682
2683
2684
2685
2686
2687
2688
2689
2690
2691
2692
2693
2694
2695
2696
2697
2698
2699
2700
2701
2702
2703
2704
2705
2706
2707
2708
2709
2710
2711
2712
2713
2714
2715
2716
2717
2718
2719
2720
2721
2722
2723
2724
2725
2726
2727
2728
2729
2730
2731
2732
2733
2734
2735
2736
2737
2738
2739
2740
2741
2742
2743
2744
2745
2746
2747
2748
2749
2750
2751
2752
2753
2754
2755
2756
2757
2758
2759
2760
2761
2762
2763
2764
2765
2766
2767
2768
2769
2770
2771
2772
2773
2774
2775
2776
2777
2778
2779
2780
2781
2782
2783
2784
2785
2786
2787
2788
2789
2790
2791
2792
2793
2794
2795
2796
2797
2798
2799
2800
2801
2802
2803
2804
2805
2806
2807
2808
2809
2810
2811
2812
2813
2814
2815
2816
2817
2818
2819
2820
2821
2822
2823
2824
2825
2826
2827
2828
2829
2830
2831
2832
2833
2834
2835
2836
2837
2838
2839
2840
2841
2842
2843
2844
2845
2846
2847
2848
2849
2850
2851
2852
2853
2854
2855
2856
2857
2858
2859
2860
2861
2862
2863
2864
2865
2866
2867
2868
2869
2870
2871
2872
2873
2874
2875
2876
2877
2878
2879
2880
2881
2882
2883
2884
2885
2886
2887
2888
2889
2890
2891
2892
2893
2894
2895
2896
2897
2898
2899
2900
2901
2902
2903
2904
2905
2906
2907
2908
2909
2910
2911
2912
2913
2914
2915
2916
2917
2918
2919
2920
2921
2922
2923
2924
2925
2926
2927
2928
2929
2930
2931
2932
2933
2934
2935
2936
2937
2938
2939
2940
2941
2942
2943
2944
2945
2946
2947
2948
2949
2950
2951
2952
2953
2954
2955
2956
2957
2958
2959
2960
2961
2962
2963
2964
2965
2966
2967
2968
2969
2970
2971
2972
2973
2974
2975
2976
2977
2978
2979
2980
2981
2982
2983
2984
2985
2986
2987
2988
2989
2990
2991
2992
2993
2994
2995
2996
2997
2998
2999
3000
3001
3002
3003
3004
3005
3006
3007
3008
3009
3010
3011
3012
3013
3014
3015
3016
3017
3018
3019
3020
3021
3022
3023
3024
3025
3026
3027
3028
3029
3030
3031
3032
3033
3034
3035
3036
3037
3038
3039
3040
|
/* SPDX-License-Identifier: GPL-2.0 */
/*
* Copyright (C) 2020 Marvell International Ltd.
*
* Configuration and status register (CSR) type definitions for
* Octeon pip.
*/
#ifndef __CVMX_PIP_DEFS_H__
#define __CVMX_PIP_DEFS_H__
#define CVMX_PIP_ALT_SKIP_CFGX(offset) (0x00011800A0002A00ull + ((offset) & 3) * 8)
#define CVMX_PIP_BCK_PRS (0x00011800A0000038ull)
#define CVMX_PIP_BIST_STATUS (0x00011800A0000000ull)
#define CVMX_PIP_BSEL_EXT_CFGX(offset) (0x00011800A0002800ull + ((offset) & 3) * 16)
#define CVMX_PIP_BSEL_EXT_POSX(offset) (0x00011800A0002808ull + ((offset) & 3) * 16)
#define CVMX_PIP_BSEL_TBL_ENTX(offset) (0x00011800A0003000ull + ((offset) & 511) * 8)
#define CVMX_PIP_CLKEN (0x00011800A0000040ull)
#define CVMX_PIP_CRC_CTLX(offset) (0x00011800A0000040ull + ((offset) & 1) * 8)
#define CVMX_PIP_CRC_IVX(offset) (0x00011800A0000050ull + ((offset) & 1) * 8)
#define CVMX_PIP_DEC_IPSECX(offset) (0x00011800A0000080ull + ((offset) & 3) * 8)
#define CVMX_PIP_DSA_SRC_GRP (0x00011800A0000190ull)
#define CVMX_PIP_DSA_VID_GRP (0x00011800A0000198ull)
#define CVMX_PIP_FRM_LEN_CHKX(offset) (0x00011800A0000180ull + ((offset) & 1) * 8)
#define CVMX_PIP_GBL_CFG (0x00011800A0000028ull)
#define CVMX_PIP_GBL_CTL (0x00011800A0000020ull)
#define CVMX_PIP_HG_PRI_QOS (0x00011800A00001A0ull)
#define CVMX_PIP_INT_EN (0x00011800A0000010ull)
#define CVMX_PIP_INT_REG (0x00011800A0000008ull)
#define CVMX_PIP_IP_OFFSET (0x00011800A0000060ull)
#define CVMX_PIP_PRI_TBLX(offset) (0x00011800A0004000ull + ((offset) & 255) * 8)
#define CVMX_PIP_PRT_CFGBX(offset) (0x00011800A0008000ull + ((offset) & 63) * 8)
#define CVMX_PIP_PRT_CFGX(offset) (0x00011800A0000200ull + ((offset) & 63) * 8)
#define CVMX_PIP_PRT_TAGX(offset) (0x00011800A0000400ull + ((offset) & 63) * 8)
#define CVMX_PIP_QOS_DIFFX(offset) (0x00011800A0000600ull + ((offset) & 63) * 8)
#define CVMX_PIP_QOS_VLANX(offset) (0x00011800A00000C0ull + ((offset) & 7) * 8)
#define CVMX_PIP_QOS_WATCHX(offset) (0x00011800A0000100ull + ((offset) & 7) * 8)
#define CVMX_PIP_RAW_WORD (0x00011800A00000B0ull)
#define CVMX_PIP_SFT_RST (0x00011800A0000030ull)
#define CVMX_PIP_STAT0_PRTX(offset) (0x00011800A0000800ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT0_X(offset) (0x00011800A0040000ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT10_PRTX(offset) (0x00011800A0001480ull + ((offset) & 63) * 16)
#define CVMX_PIP_STAT10_X(offset) (0x00011800A0040050ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT11_PRTX(offset) (0x00011800A0001488ull + ((offset) & 63) * 16)
#define CVMX_PIP_STAT11_X(offset) (0x00011800A0040058ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT1_PRTX(offset) (0x00011800A0000808ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT1_X(offset) (0x00011800A0040008ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT2_PRTX(offset) (0x00011800A0000810ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT2_X(offset) (0x00011800A0040010ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT3_PRTX(offset) (0x00011800A0000818ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT3_X(offset) (0x00011800A0040018ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT4_PRTX(offset) (0x00011800A0000820ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT4_X(offset) (0x00011800A0040020ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT5_PRTX(offset) (0x00011800A0000828ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT5_X(offset) (0x00011800A0040028ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT6_PRTX(offset) (0x00011800A0000830ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT6_X(offset) (0x00011800A0040030ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT7_PRTX(offset) (0x00011800A0000838ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT7_X(offset) (0x00011800A0040038ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT8_PRTX(offset) (0x00011800A0000840ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT8_X(offset) (0x00011800A0040040ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT9_PRTX(offset) (0x00011800A0000848ull + ((offset) & 63) * 80)
#define CVMX_PIP_STAT9_X(offset) (0x00011800A0040048ull + ((offset) & 63) * 128)
#define CVMX_PIP_STAT_CTL (0x00011800A0000018ull)
#define CVMX_PIP_STAT_INB_ERRSX(offset) (0x00011800A0001A10ull + ((offset) & 63) * 32)
#define CVMX_PIP_STAT_INB_ERRS_PKNDX(offset) (0x00011800A0020010ull + ((offset) & 63) * 32)
#define CVMX_PIP_STAT_INB_OCTSX(offset) (0x00011800A0001A08ull + ((offset) & 63) * 32)
#define CVMX_PIP_STAT_INB_OCTS_PKNDX(offset) (0x00011800A0020008ull + ((offset) & 63) * 32)
#define CVMX_PIP_STAT_INB_PKTSX(offset) (0x00011800A0001A00ull + ((offset) & 63) * 32)
#define CVMX_PIP_STAT_INB_PKTS_PKNDX(offset) (0x00011800A0020000ull + ((offset) & 63) * 32)
#define CVMX_PIP_SUB_PKIND_FCSX(offset) (0x00011800A0080000ull)
#define CVMX_PIP_TAG_INCX(offset) (0x00011800A0001800ull + ((offset) & 63) * 8)
#define CVMX_PIP_TAG_MASK (0x00011800A0000070ull)
#define CVMX_PIP_TAG_SECRET (0x00011800A0000068ull)
#define CVMX_PIP_TODO_ENTRY (0x00011800A0000078ull)
#define CVMX_PIP_VLAN_ETYPESX(offset) (0x00011800A00001C0ull + ((offset) & 1) * 8)
#define CVMX_PIP_XSTAT0_PRTX(offset) (0x00011800A0002000ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT10_PRTX(offset) (0x00011800A0001700ull + ((offset) & 63) * 16 - 16 * 40)
#define CVMX_PIP_XSTAT11_PRTX(offset) (0x00011800A0001708ull + ((offset) & 63) * 16 - 16 * 40)
#define CVMX_PIP_XSTAT1_PRTX(offset) (0x00011800A0002008ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT2_PRTX(offset) (0x00011800A0002010ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT3_PRTX(offset) (0x00011800A0002018ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT4_PRTX(offset) (0x00011800A0002020ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT5_PRTX(offset) (0x00011800A0002028ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT6_PRTX(offset) (0x00011800A0002030ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT7_PRTX(offset) (0x00011800A0002038ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT8_PRTX(offset) (0x00011800A0002040ull + ((offset) & 63) * 80 - 80 * 40)
#define CVMX_PIP_XSTAT9_PRTX(offset) (0x00011800A0002048ull + ((offset) & 63) * 80 - 80 * 40)
/**
* cvmx_pip_alt_skip_cfg#
*
* Notes:
* The actual SKIP I determined by HW is based on the packet contents. BIT0 and
* BIT1 make up a two value value that the selects the skip value as follows.
*
* lookup_value = LEN ? ( packet_in_bits[BIT1], packet_in_bits[BIT0] ) : ( 0, packet_in_bits[BIT0] );
* SKIP I = lookup_value == 3 ? SKIP3 :
* lookup_value == 2 ? SKIP2 :
* lookup_value == 1 ? SKIP1 :
* PIP_PRT_CFG<pknd>[SKIP];
*/
union cvmx_pip_alt_skip_cfgx {
u64 u64;
struct cvmx_pip_alt_skip_cfgx_s {
u64 reserved_57_63 : 7;
u64 len : 1;
u64 reserved_46_55 : 10;
u64 bit1 : 6;
u64 reserved_38_39 : 2;
u64 bit0 : 6;
u64 reserved_23_31 : 9;
u64 skip3 : 7;
u64 reserved_15_15 : 1;
u64 skip2 : 7;
u64 reserved_7_7 : 1;
u64 skip1 : 7;
} s;
struct cvmx_pip_alt_skip_cfgx_s cn61xx;
struct cvmx_pip_alt_skip_cfgx_s cn66xx;
struct cvmx_pip_alt_skip_cfgx_s cn68xx;
struct cvmx_pip_alt_skip_cfgx_s cn70xx;
struct cvmx_pip_alt_skip_cfgx_s cn70xxp1;
struct cvmx_pip_alt_skip_cfgx_s cnf71xx;
};
typedef union cvmx_pip_alt_skip_cfgx cvmx_pip_alt_skip_cfgx_t;
/**
* cvmx_pip_bck_prs
*
* When to assert backpressure based on the todo list filling up
*
*/
union cvmx_pip_bck_prs {
u64 u64;
struct cvmx_pip_bck_prs_s {
u64 bckprs : 1;
u64 reserved_13_62 : 50;
u64 hiwater : 5;
u64 reserved_5_7 : 3;
u64 lowater : 5;
} s;
struct cvmx_pip_bck_prs_s cn38xx;
struct cvmx_pip_bck_prs_s cn38xxp2;
struct cvmx_pip_bck_prs_s cn56xx;
struct cvmx_pip_bck_prs_s cn56xxp1;
struct cvmx_pip_bck_prs_s cn58xx;
struct cvmx_pip_bck_prs_s cn58xxp1;
struct cvmx_pip_bck_prs_s cn61xx;
struct cvmx_pip_bck_prs_s cn63xx;
struct cvmx_pip_bck_prs_s cn63xxp1;
struct cvmx_pip_bck_prs_s cn66xx;
struct cvmx_pip_bck_prs_s cn68xx;
struct cvmx_pip_bck_prs_s cn68xxp1;
struct cvmx_pip_bck_prs_s cn70xx;
struct cvmx_pip_bck_prs_s cn70xxp1;
struct cvmx_pip_bck_prs_s cnf71xx;
};
typedef union cvmx_pip_bck_prs cvmx_pip_bck_prs_t;
/**
* cvmx_pip_bist_status
*
* PIP_BIST_STATUS = PIP's BIST Results
*
*/
union cvmx_pip_bist_status {
u64 u64;
struct cvmx_pip_bist_status_s {
u64 reserved_22_63 : 42;
u64 bist : 22;
} s;
struct cvmx_pip_bist_status_cn30xx {
u64 reserved_18_63 : 46;
u64 bist : 18;
} cn30xx;
struct cvmx_pip_bist_status_cn30xx cn31xx;
struct cvmx_pip_bist_status_cn30xx cn38xx;
struct cvmx_pip_bist_status_cn30xx cn38xxp2;
struct cvmx_pip_bist_status_cn50xx {
u64 reserved_17_63 : 47;
u64 bist : 17;
} cn50xx;
struct cvmx_pip_bist_status_cn30xx cn52xx;
struct cvmx_pip_bist_status_cn30xx cn52xxp1;
struct cvmx_pip_bist_status_cn30xx cn56xx;
struct cvmx_pip_bist_status_cn30xx cn56xxp1;
struct cvmx_pip_bist_status_cn30xx cn58xx;
struct cvmx_pip_bist_status_cn30xx cn58xxp1;
struct cvmx_pip_bist_status_cn61xx {
u64 reserved_20_63 : 44;
u64 bist : 20;
} cn61xx;
struct cvmx_pip_bist_status_cn30xx cn63xx;
struct cvmx_pip_bist_status_cn30xx cn63xxp1;
struct cvmx_pip_bist_status_cn61xx cn66xx;
struct cvmx_pip_bist_status_s cn68xx;
struct cvmx_pip_bist_status_cn61xx cn68xxp1;
struct cvmx_pip_bist_status_cn61xx cn70xx;
struct cvmx_pip_bist_status_cn61xx cn70xxp1;
struct cvmx_pip_bist_status_cn61xx cnf71xx;
};
typedef union cvmx_pip_bist_status cvmx_pip_bist_status_t;
/**
* cvmx_pip_bsel_ext_cfg#
*
* tag, offset, and skip values to be used when using the corresponding extractor.
*
*/
union cvmx_pip_bsel_ext_cfgx {
u64 u64;
struct cvmx_pip_bsel_ext_cfgx_s {
u64 reserved_56_63 : 8;
u64 upper_tag : 16;
u64 tag : 8;
u64 reserved_25_31 : 7;
u64 offset : 9;
u64 reserved_7_15 : 9;
u64 skip : 7;
} s;
struct cvmx_pip_bsel_ext_cfgx_s cn61xx;
struct cvmx_pip_bsel_ext_cfgx_s cn68xx;
struct cvmx_pip_bsel_ext_cfgx_s cn70xx;
struct cvmx_pip_bsel_ext_cfgx_s cn70xxp1;
struct cvmx_pip_bsel_ext_cfgx_s cnf71xx;
};
typedef union cvmx_pip_bsel_ext_cfgx cvmx_pip_bsel_ext_cfgx_t;
/**
* cvmx_pip_bsel_ext_pos#
*
* bit positions and valids to be used when using the corresponding extractor.
*
*/
union cvmx_pip_bsel_ext_posx {
u64 u64;
struct cvmx_pip_bsel_ext_posx_s {
u64 pos7_val : 1;
u64 pos7 : 7;
u64 pos6_val : 1;
u64 pos6 : 7;
u64 pos5_val : 1;
u64 pos5 : 7;
u64 pos4_val : 1;
u64 pos4 : 7;
u64 pos3_val : 1;
u64 pos3 : 7;
u64 pos2_val : 1;
u64 pos2 : 7;
u64 pos1_val : 1;
u64 pos1 : 7;
u64 pos0_val : 1;
u64 pos0 : 7;
} s;
struct cvmx_pip_bsel_ext_posx_s cn61xx;
struct cvmx_pip_bsel_ext_posx_s cn68xx;
struct cvmx_pip_bsel_ext_posx_s cn70xx;
struct cvmx_pip_bsel_ext_posx_s cn70xxp1;
struct cvmx_pip_bsel_ext_posx_s cnf71xx;
};
typedef union cvmx_pip_bsel_ext_posx cvmx_pip_bsel_ext_posx_t;
/**
* cvmx_pip_bsel_tbl_ent#
*
* PIP_BSEL_TBL_ENTX = Entry for the extractor table
*
*/
union cvmx_pip_bsel_tbl_entx {
u64 u64;
struct cvmx_pip_bsel_tbl_entx_s {
u64 tag_en : 1;
u64 grp_en : 1;
u64 tt_en : 1;
u64 qos_en : 1;
u64 reserved_40_59 : 20;
u64 tag : 8;
u64 reserved_22_31 : 10;
u64 grp : 6;
u64 reserved_10_15 : 6;
u64 tt : 2;
u64 reserved_3_7 : 5;
u64 qos : 3;
} s;
struct cvmx_pip_bsel_tbl_entx_cn61xx {
u64 tag_en : 1;
u64 grp_en : 1;
u64 tt_en : 1;
u64 qos_en : 1;
u64 reserved_40_59 : 20;
u64 tag : 8;
u64 reserved_20_31 : 12;
u64 grp : 4;
u64 reserved_10_15 : 6;
u64 tt : 2;
u64 reserved_3_7 : 5;
u64 qos : 3;
} cn61xx;
struct cvmx_pip_bsel_tbl_entx_s cn68xx;
struct cvmx_pip_bsel_tbl_entx_cn61xx cn70xx;
struct cvmx_pip_bsel_tbl_entx_cn61xx cn70xxp1;
struct cvmx_pip_bsel_tbl_entx_cn61xx cnf71xx;
};
typedef union cvmx_pip_bsel_tbl_entx cvmx_pip_bsel_tbl_entx_t;
/**
* cvmx_pip_clken
*/
union cvmx_pip_clken {
u64 u64;
struct cvmx_pip_clken_s {
u64 reserved_1_63 : 63;
u64 clken : 1;
} s;
struct cvmx_pip_clken_s cn61xx;
struct cvmx_pip_clken_s cn63xx;
struct cvmx_pip_clken_s cn63xxp1;
struct cvmx_pip_clken_s cn66xx;
struct cvmx_pip_clken_s cn68xx;
struct cvmx_pip_clken_s cn68xxp1;
struct cvmx_pip_clken_s cn70xx;
struct cvmx_pip_clken_s cn70xxp1;
struct cvmx_pip_clken_s cnf71xx;
};
typedef union cvmx_pip_clken cvmx_pip_clken_t;
/**
* cvmx_pip_crc_ctl#
*
* PIP_CRC_CTL = PIP CRC Control Register
*
* Controls datapath reflection when calculating CRC
*/
union cvmx_pip_crc_ctlx {
u64 u64;
struct cvmx_pip_crc_ctlx_s {
u64 reserved_2_63 : 62;
u64 invres : 1;
u64 reflect : 1;
} s;
struct cvmx_pip_crc_ctlx_s cn38xx;
struct cvmx_pip_crc_ctlx_s cn38xxp2;
struct cvmx_pip_crc_ctlx_s cn58xx;
struct cvmx_pip_crc_ctlx_s cn58xxp1;
};
typedef union cvmx_pip_crc_ctlx cvmx_pip_crc_ctlx_t;
/**
* cvmx_pip_crc_iv#
*
* PIP_CRC_IV = PIP CRC IV Register
*
* Determines the IV used by the CRC algorithm
*
* Notes:
* * PIP_CRC_IV
* PIP_CRC_IV controls the initial state of the CRC algorithm. Octane can
* support a wide range of CRC algorithms and as such, the IV must be
* carefully constructed to meet the specific algorithm. The code below
* determines the value to program into Octane based on the algorthim's IV
* and width. In the case of Octane, the width should always be 32.
*
* PIP_CRC_IV0 sets the IV for ports 0-15 while PIP_CRC_IV1 sets the IV for
* ports 16-31.
*
* unsigned octane_crc_iv(unsigned algorithm_iv, unsigned poly, unsigned w)
* [
* int i;
* int doit;
* unsigned int current_val = algorithm_iv;
*
* for(i = 0; i < w; i++) [
* doit = current_val & 0x1;
*
* if(doit) current_val ^= poly;
* assert(!(current_val & 0x1));
*
* current_val = (current_val >> 1) | (doit << (w-1));
* ]
*
* return current_val;
* ]
*/
union cvmx_pip_crc_ivx {
u64 u64;
struct cvmx_pip_crc_ivx_s {
u64 reserved_32_63 : 32;
u64 iv : 32;
} s;
struct cvmx_pip_crc_ivx_s cn38xx;
struct cvmx_pip_crc_ivx_s cn38xxp2;
struct cvmx_pip_crc_ivx_s cn58xx;
struct cvmx_pip_crc_ivx_s cn58xxp1;
};
typedef union cvmx_pip_crc_ivx cvmx_pip_crc_ivx_t;
/**
* cvmx_pip_dec_ipsec#
*
* PIP sets the dec_ipsec based on TCP or UDP destination port.
*
*/
union cvmx_pip_dec_ipsecx {
u64 u64;
struct cvmx_pip_dec_ipsecx_s {
u64 reserved_18_63 : 46;
u64 tcp : 1;
u64 udp : 1;
u64 dprt : 16;
} s;
struct cvmx_pip_dec_ipsecx_s cn30xx;
struct cvmx_pip_dec_ipsecx_s cn31xx;
struct cvmx_pip_dec_ipsecx_s cn38xx;
struct cvmx_pip_dec_ipsecx_s cn38xxp2;
struct cvmx_pip_dec_ipsecx_s cn50xx;
struct cvmx_pip_dec_ipsecx_s cn52xx;
struct cvmx_pip_dec_ipsecx_s cn52xxp1;
struct cvmx_pip_dec_ipsecx_s cn56xx;
struct cvmx_pip_dec_ipsecx_s cn56xxp1;
struct cvmx_pip_dec_ipsecx_s cn58xx;
struct cvmx_pip_dec_ipsecx_s cn58xxp1;
struct cvmx_pip_dec_ipsecx_s cn61xx;
struct cvmx_pip_dec_ipsecx_s cn63xx;
struct cvmx_pip_dec_ipsecx_s cn63xxp1;
struct cvmx_pip_dec_ipsecx_s cn66xx;
struct cvmx_pip_dec_ipsecx_s cn68xx;
struct cvmx_pip_dec_ipsecx_s cn68xxp1;
struct cvmx_pip_dec_ipsecx_s cn70xx;
struct cvmx_pip_dec_ipsecx_s cn70xxp1;
struct cvmx_pip_dec_ipsecx_s cnf71xx;
};
typedef union cvmx_pip_dec_ipsecx cvmx_pip_dec_ipsecx_t;
/**
* cvmx_pip_dsa_src_grp
*/
union cvmx_pip_dsa_src_grp {
u64 u64;
struct cvmx_pip_dsa_src_grp_s {
u64 map15 : 4;
u64 map14 : 4;
u64 map13 : 4;
u64 map12 : 4;
u64 map11 : 4;
u64 map10 : 4;
u64 map9 : 4;
u64 map8 : 4;
u64 map7 : 4;
u64 map6 : 4;
u64 map5 : 4;
u64 map4 : 4;
u64 map3 : 4;
u64 map2 : 4;
u64 map1 : 4;
u64 map0 : 4;
} s;
struct cvmx_pip_dsa_src_grp_s cn52xx;
struct cvmx_pip_dsa_src_grp_s cn52xxp1;
struct cvmx_pip_dsa_src_grp_s cn56xx;
struct cvmx_pip_dsa_src_grp_s cn61xx;
struct cvmx_pip_dsa_src_grp_s cn63xx;
struct cvmx_pip_dsa_src_grp_s cn63xxp1;
struct cvmx_pip_dsa_src_grp_s cn66xx;
struct cvmx_pip_dsa_src_grp_s cn68xx;
struct cvmx_pip_dsa_src_grp_s cn68xxp1;
struct cvmx_pip_dsa_src_grp_s cn70xx;
struct cvmx_pip_dsa_src_grp_s cn70xxp1;
struct cvmx_pip_dsa_src_grp_s cnf71xx;
};
typedef union cvmx_pip_dsa_src_grp cvmx_pip_dsa_src_grp_t;
/**
* cvmx_pip_dsa_vid_grp
*/
union cvmx_pip_dsa_vid_grp {
u64 u64;
struct cvmx_pip_dsa_vid_grp_s {
u64 map15 : 4;
u64 map14 : 4;
u64 map13 : 4;
u64 map12 : 4;
u64 map11 : 4;
u64 map10 : 4;
u64 map9 : 4;
u64 map8 : 4;
u64 map7 : 4;
u64 map6 : 4;
u64 map5 : 4;
u64 map4 : 4;
u64 map3 : 4;
u64 map2 : 4;
u64 map1 : 4;
u64 map0 : 4;
} s;
struct cvmx_pip_dsa_vid_grp_s cn52xx;
struct cvmx_pip_dsa_vid_grp_s cn52xxp1;
struct cvmx_pip_dsa_vid_grp_s cn56xx;
struct cvmx_pip_dsa_vid_grp_s cn61xx;
struct cvmx_pip_dsa_vid_grp_s cn63xx;
struct cvmx_pip_dsa_vid_grp_s cn63xxp1;
struct cvmx_pip_dsa_vid_grp_s cn66xx;
struct cvmx_pip_dsa_vid_grp_s cn68xx;
struct cvmx_pip_dsa_vid_grp_s cn68xxp1;
struct cvmx_pip_dsa_vid_grp_s cn70xx;
struct cvmx_pip_dsa_vid_grp_s cn70xxp1;
struct cvmx_pip_dsa_vid_grp_s cnf71xx;
};
typedef union cvmx_pip_dsa_vid_grp cvmx_pip_dsa_vid_grp_t;
/**
* cvmx_pip_frm_len_chk#
*
* Notes:
* PIP_FRM_LEN_CHK0 is used for packets on packet interface0, PCI, PCI RAW, and PKO loopback ports.
* PIP_FRM_LEN_CHK1 is unused.
*/
union cvmx_pip_frm_len_chkx {
u64 u64;
struct cvmx_pip_frm_len_chkx_s {
u64 reserved_32_63 : 32;
u64 maxlen : 16;
u64 minlen : 16;
} s;
struct cvmx_pip_frm_len_chkx_s cn50xx;
struct cvmx_pip_frm_len_chkx_s cn52xx;
struct cvmx_pip_frm_len_chkx_s cn52xxp1;
struct cvmx_pip_frm_len_chkx_s cn56xx;
struct cvmx_pip_frm_len_chkx_s cn56xxp1;
struct cvmx_pip_frm_len_chkx_s cn61xx;
struct cvmx_pip_frm_len_chkx_s cn63xx;
struct cvmx_pip_frm_len_chkx_s cn63xxp1;
struct cvmx_pip_frm_len_chkx_s cn66xx;
struct cvmx_pip_frm_len_chkx_s cn68xx;
struct cvmx_pip_frm_len_chkx_s cn68xxp1;
struct cvmx_pip_frm_len_chkx_s cn70xx;
struct cvmx_pip_frm_len_chkx_s cn70xxp1;
struct cvmx_pip_frm_len_chkx_s cnf71xx;
};
typedef union cvmx_pip_frm_len_chkx cvmx_pip_frm_len_chkx_t;
/**
* cvmx_pip_gbl_cfg
*
* Global config information that applies to all ports.
*
*/
union cvmx_pip_gbl_cfg {
u64 u64;
struct cvmx_pip_gbl_cfg_s {
u64 reserved_19_63 : 45;
u64 tag_syn : 1;
u64 ip6_udp : 1;
u64 max_l2 : 1;
u64 reserved_11_15 : 5;
u64 raw_shf : 3;
u64 reserved_3_7 : 5;
u64 nip_shf : 3;
} s;
struct cvmx_pip_gbl_cfg_s cn30xx;
struct cvmx_pip_gbl_cfg_s cn31xx;
struct cvmx_pip_gbl_cfg_s cn38xx;
struct cvmx_pip_gbl_cfg_s cn38xxp2;
struct cvmx_pip_gbl_cfg_s cn50xx;
struct cvmx_pip_gbl_cfg_s cn52xx;
struct cvmx_pip_gbl_cfg_s cn52xxp1;
struct cvmx_pip_gbl_cfg_s cn56xx;
struct cvmx_pip_gbl_cfg_s cn56xxp1;
struct cvmx_pip_gbl_cfg_s cn58xx;
struct cvmx_pip_gbl_cfg_s cn58xxp1;
struct cvmx_pip_gbl_cfg_s cn61xx;
struct cvmx_pip_gbl_cfg_s cn63xx;
struct cvmx_pip_gbl_cfg_s cn63xxp1;
struct cvmx_pip_gbl_cfg_s cn66xx;
struct cvmx_pip_gbl_cfg_s cn68xx;
struct cvmx_pip_gbl_cfg_s cn68xxp1;
struct cvmx_pip_gbl_cfg_s cn70xx;
struct cvmx_pip_gbl_cfg_s cn70xxp1;
struct cvmx_pip_gbl_cfg_s cnf71xx;
};
typedef union cvmx_pip_gbl_cfg cvmx_pip_gbl_cfg_t;
/**
* cvmx_pip_gbl_ctl
*
* Global control information. These are the global checker enables for
* IPv4/IPv6 and TCP/UDP parsing. The enables effect all ports.
*/
union cvmx_pip_gbl_ctl {
u64 u64;
struct cvmx_pip_gbl_ctl_s {
u64 reserved_29_63 : 35;
u64 egrp_dis : 1;
u64 ihmsk_dis : 1;
u64 dsa_grp_tvid : 1;
u64 dsa_grp_scmd : 1;
u64 dsa_grp_sid : 1;
u64 reserved_21_23 : 3;
u64 ring_en : 1;
u64 reserved_17_19 : 3;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} s;
struct cvmx_pip_gbl_ctl_cn30xx {
u64 reserved_17_63 : 47;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn30xx;
struct cvmx_pip_gbl_ctl_cn30xx cn31xx;
struct cvmx_pip_gbl_ctl_cn30xx cn38xx;
struct cvmx_pip_gbl_ctl_cn30xx cn38xxp2;
struct cvmx_pip_gbl_ctl_cn30xx cn50xx;
struct cvmx_pip_gbl_ctl_cn52xx {
u64 reserved_27_63 : 37;
u64 dsa_grp_tvid : 1;
u64 dsa_grp_scmd : 1;
u64 dsa_grp_sid : 1;
u64 reserved_21_23 : 3;
u64 ring_en : 1;
u64 reserved_17_19 : 3;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn52xx;
struct cvmx_pip_gbl_ctl_cn52xx cn52xxp1;
struct cvmx_pip_gbl_ctl_cn52xx cn56xx;
struct cvmx_pip_gbl_ctl_cn56xxp1 {
u64 reserved_21_63 : 43;
u64 ring_en : 1;
u64 reserved_17_19 : 3;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn56xxp1;
struct cvmx_pip_gbl_ctl_cn30xx cn58xx;
struct cvmx_pip_gbl_ctl_cn30xx cn58xxp1;
struct cvmx_pip_gbl_ctl_cn61xx {
u64 reserved_28_63 : 36;
u64 ihmsk_dis : 1;
u64 dsa_grp_tvid : 1;
u64 dsa_grp_scmd : 1;
u64 dsa_grp_sid : 1;
u64 reserved_21_23 : 3;
u64 ring_en : 1;
u64 reserved_17_19 : 3;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn61xx;
struct cvmx_pip_gbl_ctl_cn61xx cn63xx;
struct cvmx_pip_gbl_ctl_cn61xx cn63xxp1;
struct cvmx_pip_gbl_ctl_cn61xx cn66xx;
struct cvmx_pip_gbl_ctl_cn68xx {
u64 reserved_29_63 : 35;
u64 egrp_dis : 1;
u64 ihmsk_dis : 1;
u64 dsa_grp_tvid : 1;
u64 dsa_grp_scmd : 1;
u64 dsa_grp_sid : 1;
u64 reserved_17_23 : 7;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn68xx;
struct cvmx_pip_gbl_ctl_cn68xxp1 {
u64 reserved_28_63 : 36;
u64 ihmsk_dis : 1;
u64 dsa_grp_tvid : 1;
u64 dsa_grp_scmd : 1;
u64 dsa_grp_sid : 1;
u64 reserved_17_23 : 7;
u64 ignrs : 1;
u64 vs_wqe : 1;
u64 vs_qos : 1;
u64 l2_mal : 1;
u64 tcp_flag : 1;
u64 l4_len : 1;
u64 l4_chk : 1;
u64 l4_prt : 1;
u64 l4_mal : 1;
u64 reserved_6_7 : 2;
u64 ip6_eext : 2;
u64 ip4_opts : 1;
u64 ip_hop : 1;
u64 ip_mal : 1;
u64 ip_chk : 1;
} cn68xxp1;
struct cvmx_pip_gbl_ctl_cn61xx cn70xx;
struct cvmx_pip_gbl_ctl_cn61xx cn70xxp1;
struct cvmx_pip_gbl_ctl_cn61xx cnf71xx;
};
typedef union cvmx_pip_gbl_ctl cvmx_pip_gbl_ctl_t;
/**
* cvmx_pip_hg_pri_qos
*
* Notes:
* This register controls accesses to the HG_QOS_TABLE. To write an entry of
* the table, write PIP_HG_PRI_QOS with PRI=table address, QOS=priority level,
* UP_QOS=1. To read an entry of the table, write PIP_HG_PRI_QOS with
* PRI=table address, QOS=dont_carepriority level, UP_QOS=0 and then read
* PIP_HG_PRI_QOS. The table data will be in PIP_HG_PRI_QOS[QOS].
*/
union cvmx_pip_hg_pri_qos {
u64 u64;
struct cvmx_pip_hg_pri_qos_s {
u64 reserved_13_63 : 51;
u64 up_qos : 1;
u64 reserved_11_11 : 1;
u64 qos : 3;
u64 reserved_6_7 : 2;
u64 pri : 6;
} s;
struct cvmx_pip_hg_pri_qos_s cn52xx;
struct cvmx_pip_hg_pri_qos_s cn52xxp1;
struct cvmx_pip_hg_pri_qos_s cn56xx;
struct cvmx_pip_hg_pri_qos_s cn61xx;
struct cvmx_pip_hg_pri_qos_s cn63xx;
struct cvmx_pip_hg_pri_qos_s cn63xxp1;
struct cvmx_pip_hg_pri_qos_s cn66xx;
struct cvmx_pip_hg_pri_qos_s cn70xx;
struct cvmx_pip_hg_pri_qos_s cn70xxp1;
struct cvmx_pip_hg_pri_qos_s cnf71xx;
};
typedef union cvmx_pip_hg_pri_qos cvmx_pip_hg_pri_qos_t;
/**
* cvmx_pip_int_en
*
* Determines if hardward should raise an interrupt to software
* when an exception event occurs.
*/
union cvmx_pip_int_en {
u64 u64;
struct cvmx_pip_int_en_s {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} s;
struct cvmx_pip_int_en_cn30xx {
u64 reserved_9_63 : 55;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn30xx;
struct cvmx_pip_int_en_cn30xx cn31xx;
struct cvmx_pip_int_en_cn30xx cn38xx;
struct cvmx_pip_int_en_cn30xx cn38xxp2;
struct cvmx_pip_int_en_cn50xx {
u64 reserved_12_63 : 52;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 reserved_1_1 : 1;
u64 pktdrp : 1;
} cn50xx;
struct cvmx_pip_int_en_cn52xx {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 reserved_1_1 : 1;
u64 pktdrp : 1;
} cn52xx;
struct cvmx_pip_int_en_cn52xx cn52xxp1;
struct cvmx_pip_int_en_s cn56xx;
struct cvmx_pip_int_en_cn56xxp1 {
u64 reserved_12_63 : 52;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn56xxp1;
struct cvmx_pip_int_en_cn58xx {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 reserved_9_11 : 3;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn58xx;
struct cvmx_pip_int_en_cn30xx cn58xxp1;
struct cvmx_pip_int_en_s cn61xx;
struct cvmx_pip_int_en_s cn63xx;
struct cvmx_pip_int_en_s cn63xxp1;
struct cvmx_pip_int_en_s cn66xx;
struct cvmx_pip_int_en_s cn68xx;
struct cvmx_pip_int_en_s cn68xxp1;
struct cvmx_pip_int_en_s cn70xx;
struct cvmx_pip_int_en_s cn70xxp1;
struct cvmx_pip_int_en_s cnf71xx;
};
typedef union cvmx_pip_int_en cvmx_pip_int_en_t;
/**
* cvmx_pip_int_reg
*
* Any exception event that occurs is captured in the PIP_INT_REG.
* PIP_INT_REG will set the exception bit regardless of the value
* of PIP_INT_EN. PIP_INT_EN only controls if an interrupt is
* raised to software.
*/
union cvmx_pip_int_reg {
u64 u64;
struct cvmx_pip_int_reg_s {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} s;
struct cvmx_pip_int_reg_cn30xx {
u64 reserved_9_63 : 55;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn30xx;
struct cvmx_pip_int_reg_cn30xx cn31xx;
struct cvmx_pip_int_reg_cn30xx cn38xx;
struct cvmx_pip_int_reg_cn30xx cn38xxp2;
struct cvmx_pip_int_reg_cn50xx {
u64 reserved_12_63 : 52;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 reserved_1_1 : 1;
u64 pktdrp : 1;
} cn50xx;
struct cvmx_pip_int_reg_cn52xx {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 reserved_1_1 : 1;
u64 pktdrp : 1;
} cn52xx;
struct cvmx_pip_int_reg_cn52xx cn52xxp1;
struct cvmx_pip_int_reg_s cn56xx;
struct cvmx_pip_int_reg_cn56xxp1 {
u64 reserved_12_63 : 52;
u64 lenerr : 1;
u64 maxerr : 1;
u64 minerr : 1;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn56xxp1;
struct cvmx_pip_int_reg_cn58xx {
u64 reserved_13_63 : 51;
u64 punyerr : 1;
u64 reserved_9_11 : 3;
u64 beperr : 1;
u64 feperr : 1;
u64 todoovr : 1;
u64 skprunt : 1;
u64 badtag : 1;
u64 prtnxa : 1;
u64 bckprs : 1;
u64 crcerr : 1;
u64 pktdrp : 1;
} cn58xx;
struct cvmx_pip_int_reg_cn30xx cn58xxp1;
struct cvmx_pip_int_reg_s cn61xx;
struct cvmx_pip_int_reg_s cn63xx;
struct cvmx_pip_int_reg_s cn63xxp1;
struct cvmx_pip_int_reg_s cn66xx;
struct cvmx_pip_int_reg_s cn68xx;
struct cvmx_pip_int_reg_s cn68xxp1;
struct cvmx_pip_int_reg_s cn70xx;
struct cvmx_pip_int_reg_s cn70xxp1;
struct cvmx_pip_int_reg_s cnf71xx;
};
typedef union cvmx_pip_int_reg cvmx_pip_int_reg_t;
/**
* cvmx_pip_ip_offset
*
* An 8-byte offset to find the start of the IP header in the data portion of IP workQ entires
*
*/
union cvmx_pip_ip_offset {
u64 u64;
struct cvmx_pip_ip_offset_s {
u64 reserved_3_63 : 61;
u64 offset : 3;
} s;
struct cvmx_pip_ip_offset_s cn30xx;
struct cvmx_pip_ip_offset_s cn31xx;
struct cvmx_pip_ip_offset_s cn38xx;
struct cvmx_pip_ip_offset_s cn38xxp2;
struct cvmx_pip_ip_offset_s cn50xx;
struct cvmx_pip_ip_offset_s cn52xx;
struct cvmx_pip_ip_offset_s cn52xxp1;
struct cvmx_pip_ip_offset_s cn56xx;
struct cvmx_pip_ip_offset_s cn56xxp1;
struct cvmx_pip_ip_offset_s cn58xx;
struct cvmx_pip_ip_offset_s cn58xxp1;
struct cvmx_pip_ip_offset_s cn61xx;
struct cvmx_pip_ip_offset_s cn63xx;
struct cvmx_pip_ip_offset_s cn63xxp1;
struct cvmx_pip_ip_offset_s cn66xx;
struct cvmx_pip_ip_offset_s cn68xx;
struct cvmx_pip_ip_offset_s cn68xxp1;
struct cvmx_pip_ip_offset_s cn70xx;
struct cvmx_pip_ip_offset_s cn70xxp1;
struct cvmx_pip_ip_offset_s cnf71xx;
};
typedef union cvmx_pip_ip_offset cvmx_pip_ip_offset_t;
/**
* cvmx_pip_pri_tbl#
*
* Notes:
* The priority level from HiGig header is as follows
*
* HiGig/HiGig+ PRI = [1'b0, CNG[1:0], COS[2:0]]
* HiGig2 PRI = [DP[1:0], TC[3:0]]
*
* DSA PRI = WORD0[15:13]
*
* VLAN PRI = VLAN[15:13]
*
* DIFFSERV = IP.TOS/CLASS<7:2>
*/
union cvmx_pip_pri_tblx {
u64 u64;
struct cvmx_pip_pri_tblx_s {
u64 diff2_padd : 8;
u64 hg2_padd : 8;
u64 vlan2_padd : 8;
u64 reserved_38_39 : 2;
u64 diff2_bpid : 6;
u64 reserved_30_31 : 2;
u64 hg2_bpid : 6;
u64 reserved_22_23 : 2;
u64 vlan2_bpid : 6;
u64 reserved_11_15 : 5;
u64 diff2_qos : 3;
u64 reserved_7_7 : 1;
u64 hg2_qos : 3;
u64 reserved_3_3 : 1;
u64 vlan2_qos : 3;
} s;
struct cvmx_pip_pri_tblx_s cn68xx;
struct cvmx_pip_pri_tblx_s cn68xxp1;
};
typedef union cvmx_pip_pri_tblx cvmx_pip_pri_tblx_t;
/**
* cvmx_pip_prt_cfg#
*
* PIP_PRT_CFGX = Per port config information
*
*/
union cvmx_pip_prt_cfgx {
u64 u64;
struct cvmx_pip_prt_cfgx_s {
u64 reserved_55_63 : 9;
u64 ih_pri : 1;
u64 len_chk_sel : 1;
u64 pad_len : 1;
u64 vlan_len : 1;
u64 lenerr_en : 1;
u64 maxerr_en : 1;
u64 minerr_en : 1;
u64 grp_wat_47 : 4;
u64 qos_wat_47 : 4;
u64 reserved_37_39 : 3;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 hg_qos : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 qos_vsel : 1;
u64 qos_vod : 1;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 higig_en : 1;
u64 dsa_en : 1;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} s;
struct cvmx_pip_prt_cfgx_cn30xx {
u64 reserved_37_63 : 27;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 reserved_27_27 : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 reserved_18_19 : 2;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_10_15 : 6;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn30xx;
struct cvmx_pip_prt_cfgx_cn30xx cn31xx;
struct cvmx_pip_prt_cfgx_cn38xx {
u64 reserved_37_63 : 27;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 reserved_27_27 : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 reserved_18_19 : 2;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 reserved_10_11 : 2;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn38xx;
struct cvmx_pip_prt_cfgx_cn38xx cn38xxp2;
struct cvmx_pip_prt_cfgx_cn50xx {
u64 reserved_53_63 : 11;
u64 pad_len : 1;
u64 vlan_len : 1;
u64 lenerr_en : 1;
u64 maxerr_en : 1;
u64 minerr_en : 1;
u64 grp_wat_47 : 4;
u64 qos_wat_47 : 4;
u64 reserved_37_39 : 3;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 reserved_27_27 : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 reserved_19_19 : 1;
u64 qos_vod : 1;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 reserved_10_11 : 2;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn50xx;
struct cvmx_pip_prt_cfgx_cn52xx {
u64 reserved_53_63 : 11;
u64 pad_len : 1;
u64 vlan_len : 1;
u64 lenerr_en : 1;
u64 maxerr_en : 1;
u64 minerr_en : 1;
u64 grp_wat_47 : 4;
u64 qos_wat_47 : 4;
u64 reserved_37_39 : 3;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 hg_qos : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 qos_vsel : 1;
u64 qos_vod : 1;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 higig_en : 1;
u64 dsa_en : 1;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn52xx;
struct cvmx_pip_prt_cfgx_cn52xx cn52xxp1;
struct cvmx_pip_prt_cfgx_cn52xx cn56xx;
struct cvmx_pip_prt_cfgx_cn50xx cn56xxp1;
struct cvmx_pip_prt_cfgx_cn58xx {
u64 reserved_37_63 : 27;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 reserved_27_27 : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 reserved_19_19 : 1;
u64 qos_vod : 1;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 reserved_10_11 : 2;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn58xx;
struct cvmx_pip_prt_cfgx_cn58xx cn58xxp1;
struct cvmx_pip_prt_cfgx_cn52xx cn61xx;
struct cvmx_pip_prt_cfgx_cn52xx cn63xx;
struct cvmx_pip_prt_cfgx_cn52xx cn63xxp1;
struct cvmx_pip_prt_cfgx_cn52xx cn66xx;
struct cvmx_pip_prt_cfgx_cn68xx {
u64 reserved_55_63 : 9;
u64 ih_pri : 1;
u64 len_chk_sel : 1;
u64 pad_len : 1;
u64 vlan_len : 1;
u64 lenerr_en : 1;
u64 maxerr_en : 1;
u64 minerr_en : 1;
u64 grp_wat_47 : 4;
u64 qos_wat_47 : 4;
u64 reserved_37_39 : 3;
u64 rawdrp : 1;
u64 tag_inc : 2;
u64 dyn_rs : 1;
u64 inst_hdr : 1;
u64 grp_wat : 4;
u64 hg_qos : 1;
u64 qos : 3;
u64 qos_wat : 4;
u64 reserved_19_19 : 1;
u64 qos_vod : 1;
u64 qos_diff : 1;
u64 qos_vlan : 1;
u64 reserved_13_15 : 3;
u64 crc_en : 1;
u64 higig_en : 1;
u64 dsa_en : 1;
cvmx_pip_port_parse_mode_t mode : 2;
u64 reserved_7_7 : 1;
u64 skip : 7;
} cn68xx;
struct cvmx_pip_prt_cfgx_cn68xx cn68xxp1;
struct cvmx_pip_prt_cfgx_cn52xx cn70xx;
struct cvmx_pip_prt_cfgx_cn52xx cn70xxp1;
struct cvmx_pip_prt_cfgx_cn52xx cnf71xx;
};
typedef union cvmx_pip_prt_cfgx cvmx_pip_prt_cfgx_t;
/**
* cvmx_pip_prt_cfgb#
*
* Notes:
* PIP_PRT_CFGB* does not exist prior to pass 1.2.
*
*/
union cvmx_pip_prt_cfgbx {
u64 u64;
struct cvmx_pip_prt_cfgbx_s {
u64 reserved_39_63 : 25;
u64 alt_skp_sel : 2;
u64 alt_skp_en : 1;
u64 reserved_35_35 : 1;
u64 bsel_num : 2;
u64 bsel_en : 1;
u64 reserved_24_31 : 8;
u64 base : 8;
u64 reserved_6_15 : 10;
u64 bpid : 6;
} s;
struct cvmx_pip_prt_cfgbx_cn61xx {
u64 reserved_39_63 : 25;
u64 alt_skp_sel : 2;
u64 alt_skp_en : 1;
u64 reserved_35_35 : 1;
u64 bsel_num : 2;
u64 bsel_en : 1;
u64 reserved_0_31 : 32;
} cn61xx;
struct cvmx_pip_prt_cfgbx_cn66xx {
u64 reserved_39_63 : 25;
u64 alt_skp_sel : 2;
u64 alt_skp_en : 1;
u64 reserved_0_35 : 36;
} cn66xx;
struct cvmx_pip_prt_cfgbx_s cn68xx;
struct cvmx_pip_prt_cfgbx_cn68xxp1 {
u64 reserved_24_63 : 40;
u64 base : 8;
u64 reserved_6_15 : 10;
u64 bpid : 6;
} cn68xxp1;
struct cvmx_pip_prt_cfgbx_cn61xx cn70xx;
struct cvmx_pip_prt_cfgbx_cn61xx cn70xxp1;
struct cvmx_pip_prt_cfgbx_cn61xx cnf71xx;
};
typedef union cvmx_pip_prt_cfgbx cvmx_pip_prt_cfgbx_t;
/**
* cvmx_pip_prt_tag#
*
* PIP_PRT_TAGX = Per port config information
*
*/
union cvmx_pip_prt_tagx {
u64 u64;
struct cvmx_pip_prt_tagx_s {
u64 reserved_54_63 : 10;
u64 portadd_en : 1;
u64 inc_hwchk : 1;
u64 reserved_50_51 : 2;
u64 grptagbase_msb : 2;
u64 reserved_46_47 : 2;
u64 grptagmask_msb : 2;
u64 reserved_42_43 : 2;
u64 grp_msb : 2;
u64 grptagbase : 4;
u64 grptagmask : 4;
u64 grptag : 1;
u64 grptag_mskip : 1;
u64 tag_mode : 2;
u64 inc_vs : 2;
u64 inc_vlan : 1;
u64 inc_prt_flag : 1;
u64 ip6_dprt_flag : 1;
u64 ip4_dprt_flag : 1;
u64 ip6_sprt_flag : 1;
u64 ip4_sprt_flag : 1;
u64 ip6_nxth_flag : 1;
u64 ip4_pctl_flag : 1;
u64 ip6_dst_flag : 1;
u64 ip4_dst_flag : 1;
u64 ip6_src_flag : 1;
u64 ip4_src_flag : 1;
cvmx_pow_tag_type_t tcp6_tag_type : 2;
cvmx_pow_tag_type_t tcp4_tag_type : 2;
cvmx_pow_tag_type_t ip6_tag_type : 2;
cvmx_pow_tag_type_t ip4_tag_type : 2;
cvmx_pow_tag_type_t non_tag_type : 2;
u64 grp : 4;
} s;
struct cvmx_pip_prt_tagx_cn30xx {
u64 reserved_40_63 : 24;
u64 grptagbase : 4;
u64 grptagmask : 4;
u64 grptag : 1;
u64 reserved_30_30 : 1;
u64 tag_mode : 2;
u64 inc_vs : 2;
u64 inc_vlan : 1;
u64 inc_prt_flag : 1;
u64 ip6_dprt_flag : 1;
u64 ip4_dprt_flag : 1;
u64 ip6_sprt_flag : 1;
u64 ip4_sprt_flag : 1;
u64 ip6_nxth_flag : 1;
u64 ip4_pctl_flag : 1;
u64 ip6_dst_flag : 1;
u64 ip4_dst_flag : 1;
u64 ip6_src_flag : 1;
u64 ip4_src_flag : 1;
cvmx_pow_tag_type_t tcp6_tag_type : 2;
cvmx_pow_tag_type_t tcp4_tag_type : 2;
cvmx_pow_tag_type_t ip6_tag_type : 2;
cvmx_pow_tag_type_t ip4_tag_type : 2;
cvmx_pow_tag_type_t non_tag_type : 2;
u64 grp : 4;
} cn30xx;
struct cvmx_pip_prt_tagx_cn30xx cn31xx;
struct cvmx_pip_prt_tagx_cn30xx cn38xx;
struct cvmx_pip_prt_tagx_cn30xx cn38xxp2;
struct cvmx_pip_prt_tagx_cn50xx {
u64 reserved_40_63 : 24;
u64 grptagbase : 4;
u64 grptagmask : 4;
u64 grptag : 1;
u64 grptag_mskip : 1;
u64 tag_mode : 2;
u64 inc_vs : 2;
u64 inc_vlan : 1;
u64 inc_prt_flag : 1;
u64 ip6_dprt_flag : 1;
u64 ip4_dprt_flag : 1;
u64 ip6_sprt_flag : 1;
u64 ip4_sprt_flag : 1;
u64 ip6_nxth_flag : 1;
u64 ip4_pctl_flag : 1;
u64 ip6_dst_flag : 1;
u64 ip4_dst_flag : 1;
u64 ip6_src_flag : 1;
u64 ip4_src_flag : 1;
cvmx_pow_tag_type_t tcp6_tag_type : 2;
cvmx_pow_tag_type_t tcp4_tag_type : 2;
cvmx_pow_tag_type_t ip6_tag_type : 2;
cvmx_pow_tag_type_t ip4_tag_type : 2;
cvmx_pow_tag_type_t non_tag_type : 2;
u64 grp : 4;
} cn50xx;
struct cvmx_pip_prt_tagx_cn50xx cn52xx;
struct cvmx_pip_prt_tagx_cn50xx cn52xxp1;
struct cvmx_pip_prt_tagx_cn50xx cn56xx;
struct cvmx_pip_prt_tagx_cn50xx cn56xxp1;
struct cvmx_pip_prt_tagx_cn30xx cn58xx;
struct cvmx_pip_prt_tagx_cn30xx cn58xxp1;
struct cvmx_pip_prt_tagx_cn50xx cn61xx;
struct cvmx_pip_prt_tagx_cn50xx cn63xx;
struct cvmx_pip_prt_tagx_cn50xx cn63xxp1;
struct cvmx_pip_prt_tagx_cn50xx cn66xx;
struct cvmx_pip_prt_tagx_s cn68xx;
struct cvmx_pip_prt_tagx_s cn68xxp1;
struct cvmx_pip_prt_tagx_cn50xx cn70xx;
struct cvmx_pip_prt_tagx_cn50xx cn70xxp1;
struct cvmx_pip_prt_tagx_cn50xx cnf71xx;
};
typedef union cvmx_pip_prt_tagx cvmx_pip_prt_tagx_t;
/**
* cvmx_pip_qos_diff#
*
* PIP_QOS_DIFFX = QOS Diffserv Tables
*
*/
union cvmx_pip_qos_diffx {
u64 u64;
struct cvmx_pip_qos_diffx_s {
u64 reserved_3_63 : 61;
u64 qos : 3;
} s;
struct cvmx_pip_qos_diffx_s cn30xx;
struct cvmx_pip_qos_diffx_s cn31xx;
struct cvmx_pip_qos_diffx_s cn38xx;
struct cvmx_pip_qos_diffx_s cn38xxp2;
struct cvmx_pip_qos_diffx_s cn50xx;
struct cvmx_pip_qos_diffx_s cn52xx;
struct cvmx_pip_qos_diffx_s cn52xxp1;
struct cvmx_pip_qos_diffx_s cn56xx;
struct cvmx_pip_qos_diffx_s cn56xxp1;
struct cvmx_pip_qos_diffx_s cn58xx;
struct cvmx_pip_qos_diffx_s cn58xxp1;
struct cvmx_pip_qos_diffx_s cn61xx;
struct cvmx_pip_qos_diffx_s cn63xx;
struct cvmx_pip_qos_diffx_s cn63xxp1;
struct cvmx_pip_qos_diffx_s cn66xx;
struct cvmx_pip_qos_diffx_s cn70xx;
struct cvmx_pip_qos_diffx_s cn70xxp1;
struct cvmx_pip_qos_diffx_s cnf71xx;
};
typedef union cvmx_pip_qos_diffx cvmx_pip_qos_diffx_t;
/**
* cvmx_pip_qos_vlan#
*
* If the PIP indentifies a packet is DSA/VLAN tagged, then the QOS
* can be set based on the DSA/VLAN user priority. These eight register
* comprise the QOS values for all DSA/VLAN user priority values.
*/
union cvmx_pip_qos_vlanx {
u64 u64;
struct cvmx_pip_qos_vlanx_s {
u64 reserved_7_63 : 57;
u64 qos1 : 3;
u64 reserved_3_3 : 1;
u64 qos : 3;
} s;
struct cvmx_pip_qos_vlanx_cn30xx {
u64 reserved_3_63 : 61;
u64 qos : 3;
} cn30xx;
struct cvmx_pip_qos_vlanx_cn30xx cn31xx;
struct cvmx_pip_qos_vlanx_cn30xx cn38xx;
struct cvmx_pip_qos_vlanx_cn30xx cn38xxp2;
struct cvmx_pip_qos_vlanx_cn30xx cn50xx;
struct cvmx_pip_qos_vlanx_s cn52xx;
struct cvmx_pip_qos_vlanx_s cn52xxp1;
struct cvmx_pip_qos_vlanx_s cn56xx;
struct cvmx_pip_qos_vlanx_cn30xx cn56xxp1;
struct cvmx_pip_qos_vlanx_cn30xx cn58xx;
struct cvmx_pip_qos_vlanx_cn30xx cn58xxp1;
struct cvmx_pip_qos_vlanx_s cn61xx;
struct cvmx_pip_qos_vlanx_s cn63xx;
struct cvmx_pip_qos_vlanx_s cn63xxp1;
struct cvmx_pip_qos_vlanx_s cn66xx;
struct cvmx_pip_qos_vlanx_s cn70xx;
struct cvmx_pip_qos_vlanx_s cn70xxp1;
struct cvmx_pip_qos_vlanx_s cnf71xx;
};
typedef union cvmx_pip_qos_vlanx cvmx_pip_qos_vlanx_t;
/**
* cvmx_pip_qos_watch#
*
* Sets up the Configuration CSRs for the four QOS Watchers.
* Each Watcher can be set to look for a specific protocol,
* TCP/UDP destination port, or Ethertype to override the
* default QOS value.
*/
union cvmx_pip_qos_watchx {
u64 u64;
struct cvmx_pip_qos_watchx_s {
u64 reserved_48_63 : 16;
u64 mask : 16;
u64 reserved_30_31 : 2;
u64 grp : 6;
u64 reserved_23_23 : 1;
u64 qos : 3;
u64 reserved_16_19 : 4;
u64 match_value : 16;
} s;
struct cvmx_pip_qos_watchx_cn30xx {
u64 reserved_48_63 : 16;
u64 mask : 16;
u64 reserved_28_31 : 4;
u64 grp : 4;
u64 reserved_23_23 : 1;
u64 qos : 3;
u64 reserved_18_19 : 2;
cvmx_pip_qos_watch_types match_type : 2;
u64 match_value : 16;
} cn30xx;
struct cvmx_pip_qos_watchx_cn30xx cn31xx;
struct cvmx_pip_qos_watchx_cn30xx cn38xx;
struct cvmx_pip_qos_watchx_cn30xx cn38xxp2;
struct cvmx_pip_qos_watchx_cn50xx {
u64 reserved_48_63 : 16;
u64 mask : 16;
u64 reserved_28_31 : 4;
u64 grp : 4;
u64 reserved_23_23 : 1;
u64 qos : 3;
u64 reserved_19_19 : 1;
cvmx_pip_qos_watch_types match_type : 3;
u64 match_value : 16;
} cn50xx;
struct cvmx_pip_qos_watchx_cn50xx cn52xx;
struct cvmx_pip_qos_watchx_cn50xx cn52xxp1;
struct cvmx_pip_qos_watchx_cn50xx cn56xx;
struct cvmx_pip_qos_watchx_cn50xx cn56xxp1;
struct cvmx_pip_qos_watchx_cn30xx cn58xx;
struct cvmx_pip_qos_watchx_cn30xx cn58xxp1;
struct cvmx_pip_qos_watchx_cn50xx cn61xx;
struct cvmx_pip_qos_watchx_cn50xx cn63xx;
struct cvmx_pip_qos_watchx_cn50xx cn63xxp1;
struct cvmx_pip_qos_watchx_cn50xx cn66xx;
struct cvmx_pip_qos_watchx_cn68xx {
u64 reserved_48_63 : 16;
u64 mask : 16;
u64 reserved_30_31 : 2;
u64 grp : 6;
u64 reserved_23_23 : 1;
u64 qos : 3;
u64 reserved_19_19 : 1;
cvmx_pip_qos_watch_types match_type : 3;
u64 match_value : 16;
} cn68xx;
struct cvmx_pip_qos_watchx_cn68xx cn68xxp1;
struct cvmx_pip_qos_watchx_cn70xx {
u64 reserved_48_63 : 16;
u64 mask : 16;
u64 reserved_28_31 : 4;
u64 grp : 4;
u64 reserved_23_23 : 1;
u64 qos : 3;
u64 reserved_19_19 : 1;
u64 typ : 3;
u64 match_value : 16;
} cn70xx;
struct cvmx_pip_qos_watchx_cn70xx cn70xxp1;
struct cvmx_pip_qos_watchx_cn50xx cnf71xx;
};
typedef union cvmx_pip_qos_watchx cvmx_pip_qos_watchx_t;
/**
* cvmx_pip_raw_word
*
* The RAW Word2 to be inserted into the workQ entry of RAWFULL packets.
*
*/
union cvmx_pip_raw_word {
u64 u64;
struct cvmx_pip_raw_word_s {
u64 reserved_56_63 : 8;
u64 word : 56;
} s;
struct cvmx_pip_raw_word_s cn30xx;
struct cvmx_pip_raw_word_s cn31xx;
struct cvmx_pip_raw_word_s cn38xx;
struct cvmx_pip_raw_word_s cn38xxp2;
struct cvmx_pip_raw_word_s cn50xx;
struct cvmx_pip_raw_word_s cn52xx;
struct cvmx_pip_raw_word_s cn52xxp1;
struct cvmx_pip_raw_word_s cn56xx;
struct cvmx_pip_raw_word_s cn56xxp1;
struct cvmx_pip_raw_word_s cn58xx;
struct cvmx_pip_raw_word_s cn58xxp1;
struct cvmx_pip_raw_word_s cn61xx;
struct cvmx_pip_raw_word_s cn63xx;
struct cvmx_pip_raw_word_s cn63xxp1;
struct cvmx_pip_raw_word_s cn66xx;
struct cvmx_pip_raw_word_s cn68xx;
struct cvmx_pip_raw_word_s cn68xxp1;
struct cvmx_pip_raw_word_s cn70xx;
struct cvmx_pip_raw_word_s cn70xxp1;
struct cvmx_pip_raw_word_s cnf71xx;
};
typedef union cvmx_pip_raw_word cvmx_pip_raw_word_t;
/**
* cvmx_pip_sft_rst
*
* When written to a '1', resets the pip block
*
*/
union cvmx_pip_sft_rst {
u64 u64;
struct cvmx_pip_sft_rst_s {
u64 reserved_1_63 : 63;
u64 rst : 1;
} s;
struct cvmx_pip_sft_rst_s cn30xx;
struct cvmx_pip_sft_rst_s cn31xx;
struct cvmx_pip_sft_rst_s cn38xx;
struct cvmx_pip_sft_rst_s cn50xx;
struct cvmx_pip_sft_rst_s cn52xx;
struct cvmx_pip_sft_rst_s cn52xxp1;
struct cvmx_pip_sft_rst_s cn56xx;
struct cvmx_pip_sft_rst_s cn56xxp1;
struct cvmx_pip_sft_rst_s cn58xx;
struct cvmx_pip_sft_rst_s cn58xxp1;
struct cvmx_pip_sft_rst_s cn61xx;
struct cvmx_pip_sft_rst_s cn63xx;
struct cvmx_pip_sft_rst_s cn63xxp1;
struct cvmx_pip_sft_rst_s cn66xx;
struct cvmx_pip_sft_rst_s cn68xx;
struct cvmx_pip_sft_rst_s cn68xxp1;
struct cvmx_pip_sft_rst_s cn70xx;
struct cvmx_pip_sft_rst_s cn70xxp1;
struct cvmx_pip_sft_rst_s cnf71xx;
};
typedef union cvmx_pip_sft_rst cvmx_pip_sft_rst_t;
/**
* cvmx_pip_stat0_#
*
* PIP Statistics Counters
*
* Note: special stat counter behavior
*
* 1) Read and write operations must arbitrate for the statistics resources
* along with the packet engines which are incrementing the counters.
* In order to not drop packet information, the packet HW is always a
* higher priority and the CSR requests will only be satisified when
* there are idle cycles. This can potentially cause long delays if the
* system becomes full.
*
* 2) stat counters can be cleared in two ways. If PIP_STAT_CTL[RDCLR] is
* set, then all read accesses will clear the register. In addition,
* any write to a stats register will also reset the register to zero.
* Please note that the clearing operations must obey rule \#1 above.
*
* 3) all counters are wrapping - software must ensure they are read periodically
*
* 4) The counters accumulate statistics for packets that are sent to PKI. If
* PTP_MODE is enabled, the 8B timestamp is prepended to the packet. This
* additional 8B of data is captured in the octet counts.
*
* 5) X represents either the packet's port-kind or backpressure ID as
* determined by PIP_STAT_CTL[MODE]
* PIP_STAT0_X = PIP_STAT_DRP_PKTS / PIP_STAT_DRP_OCTS
*/
union cvmx_pip_stat0_x {
u64 u64;
struct cvmx_pip_stat0_x_s {
u64 drp_pkts : 32;
u64 drp_octs : 32;
} s;
struct cvmx_pip_stat0_x_s cn68xx;
struct cvmx_pip_stat0_x_s cn68xxp1;
};
typedef union cvmx_pip_stat0_x cvmx_pip_stat0_x_t;
/**
* cvmx_pip_stat0_prt#
*
* "PIP Statistics Counters
* Note: special stat counter behavior
* 1) Read and write operations must arbitrate for the statistics resources
* along with the packet engines which are incrementing the counters.
* In order to not drop packet information, the packet HW is always a
* higher priority and the CSR requests will only be satisified when
* there are idle cycles. This can potentially cause long delays if the
* system becomes full.
* 2) stat counters can be cleared in two ways. If PIP_STAT_CTL[RDCLR] is
* set, then all read accesses will clear the register. In addition,
* any write to a stats register will also reset the register to zero.
* Please note that the clearing operations must obey rule \#1 above.
* 3) all counters are wrapping - software must ensure they are read periodically
* 4) The counters accumulate statistics for packets that are sent to PKI. If
* PTP_MODE is enabled, the 8B timestamp is prepended to the packet. This
* additional 8B of data is captured in the octet counts.
* PIP_STAT0_PRT = PIP_STAT_DRP_PKTS / PIP_STAT_DRP_OCTS"
*/
union cvmx_pip_stat0_prtx {
u64 u64;
struct cvmx_pip_stat0_prtx_s {
u64 drp_pkts : 32;
u64 drp_octs : 32;
} s;
struct cvmx_pip_stat0_prtx_s cn30xx;
struct cvmx_pip_stat0_prtx_s cn31xx;
struct cvmx_pip_stat0_prtx_s cn38xx;
struct cvmx_pip_stat0_prtx_s cn38xxp2;
struct cvmx_pip_stat0_prtx_s cn50xx;
struct cvmx_pip_stat0_prtx_s cn52xx;
struct cvmx_pip_stat0_prtx_s cn52xxp1;
struct cvmx_pip_stat0_prtx_s cn56xx;
struct cvmx_pip_stat0_prtx_s cn56xxp1;
struct cvmx_pip_stat0_prtx_s cn58xx;
struct cvmx_pip_stat0_prtx_s cn58xxp1;
struct cvmx_pip_stat0_prtx_s cn61xx;
struct cvmx_pip_stat0_prtx_s cn63xx;
struct cvmx_pip_stat0_prtx_s cn63xxp1;
struct cvmx_pip_stat0_prtx_s cn66xx;
struct cvmx_pip_stat0_prtx_s cn70xx;
struct cvmx_pip_stat0_prtx_s cn70xxp1;
struct cvmx_pip_stat0_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat0_prtx cvmx_pip_stat0_prtx_t;
/**
* cvmx_pip_stat10_#
*
* PIP_STAT10_X = PIP_STAT_L2_MCAST / PIP_STAT_L2_BCAST
*
*/
union cvmx_pip_stat10_x {
u64 u64;
struct cvmx_pip_stat10_x_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_stat10_x_s cn68xx;
struct cvmx_pip_stat10_x_s cn68xxp1;
};
typedef union cvmx_pip_stat10_x cvmx_pip_stat10_x_t;
/**
* cvmx_pip_stat10_prt#
*
* PIP_STAT10_PRTX = PIP_STAT_L2_MCAST / PIP_STAT_L2_BCAST
*
*/
union cvmx_pip_stat10_prtx {
u64 u64;
struct cvmx_pip_stat10_prtx_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_stat10_prtx_s cn52xx;
struct cvmx_pip_stat10_prtx_s cn52xxp1;
struct cvmx_pip_stat10_prtx_s cn56xx;
struct cvmx_pip_stat10_prtx_s cn56xxp1;
struct cvmx_pip_stat10_prtx_s cn61xx;
struct cvmx_pip_stat10_prtx_s cn63xx;
struct cvmx_pip_stat10_prtx_s cn63xxp1;
struct cvmx_pip_stat10_prtx_s cn66xx;
struct cvmx_pip_stat10_prtx_s cn70xx;
struct cvmx_pip_stat10_prtx_s cn70xxp1;
struct cvmx_pip_stat10_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat10_prtx cvmx_pip_stat10_prtx_t;
/**
* cvmx_pip_stat11_#
*
* PIP_STAT11_X = PIP_STAT_L3_MCAST / PIP_STAT_L3_BCAST
*
*/
union cvmx_pip_stat11_x {
u64 u64;
struct cvmx_pip_stat11_x_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_stat11_x_s cn68xx;
struct cvmx_pip_stat11_x_s cn68xxp1;
};
typedef union cvmx_pip_stat11_x cvmx_pip_stat11_x_t;
/**
* cvmx_pip_stat11_prt#
*
* PIP_STAT11_PRTX = PIP_STAT_L3_MCAST / PIP_STAT_L3_BCAST
*
*/
union cvmx_pip_stat11_prtx {
u64 u64;
struct cvmx_pip_stat11_prtx_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_stat11_prtx_s cn52xx;
struct cvmx_pip_stat11_prtx_s cn52xxp1;
struct cvmx_pip_stat11_prtx_s cn56xx;
struct cvmx_pip_stat11_prtx_s cn56xxp1;
struct cvmx_pip_stat11_prtx_s cn61xx;
struct cvmx_pip_stat11_prtx_s cn63xx;
struct cvmx_pip_stat11_prtx_s cn63xxp1;
struct cvmx_pip_stat11_prtx_s cn66xx;
struct cvmx_pip_stat11_prtx_s cn70xx;
struct cvmx_pip_stat11_prtx_s cn70xxp1;
struct cvmx_pip_stat11_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat11_prtx cvmx_pip_stat11_prtx_t;
/**
* cvmx_pip_stat1_#
*
* PIP_STAT1_X = PIP_STAT_OCTS
*
*/
union cvmx_pip_stat1_x {
u64 u64;
struct cvmx_pip_stat1_x_s {
u64 reserved_48_63 : 16;
u64 octs : 48;
} s;
struct cvmx_pip_stat1_x_s cn68xx;
struct cvmx_pip_stat1_x_s cn68xxp1;
};
typedef union cvmx_pip_stat1_x cvmx_pip_stat1_x_t;
/**
* cvmx_pip_stat1_prt#
*
* PIP_STAT1_PRTX = PIP_STAT_OCTS
*
*/
union cvmx_pip_stat1_prtx {
u64 u64;
struct cvmx_pip_stat1_prtx_s {
u64 reserved_48_63 : 16;
u64 octs : 48;
} s;
struct cvmx_pip_stat1_prtx_s cn30xx;
struct cvmx_pip_stat1_prtx_s cn31xx;
struct cvmx_pip_stat1_prtx_s cn38xx;
struct cvmx_pip_stat1_prtx_s cn38xxp2;
struct cvmx_pip_stat1_prtx_s cn50xx;
struct cvmx_pip_stat1_prtx_s cn52xx;
struct cvmx_pip_stat1_prtx_s cn52xxp1;
struct cvmx_pip_stat1_prtx_s cn56xx;
struct cvmx_pip_stat1_prtx_s cn56xxp1;
struct cvmx_pip_stat1_prtx_s cn58xx;
struct cvmx_pip_stat1_prtx_s cn58xxp1;
struct cvmx_pip_stat1_prtx_s cn61xx;
struct cvmx_pip_stat1_prtx_s cn63xx;
struct cvmx_pip_stat1_prtx_s cn63xxp1;
struct cvmx_pip_stat1_prtx_s cn66xx;
struct cvmx_pip_stat1_prtx_s cn70xx;
struct cvmx_pip_stat1_prtx_s cn70xxp1;
struct cvmx_pip_stat1_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat1_prtx cvmx_pip_stat1_prtx_t;
/**
* cvmx_pip_stat2_#
*
* PIP_STAT2_X = PIP_STAT_PKTS / PIP_STAT_RAW
*
*/
union cvmx_pip_stat2_x {
u64 u64;
struct cvmx_pip_stat2_x_s {
u64 pkts : 32;
u64 raw : 32;
} s;
struct cvmx_pip_stat2_x_s cn68xx;
struct cvmx_pip_stat2_x_s cn68xxp1;
};
typedef union cvmx_pip_stat2_x cvmx_pip_stat2_x_t;
/**
* cvmx_pip_stat2_prt#
*
* PIP_STAT2_PRTX = PIP_STAT_PKTS / PIP_STAT_RAW
*
*/
union cvmx_pip_stat2_prtx {
u64 u64;
struct cvmx_pip_stat2_prtx_s {
u64 pkts : 32;
u64 raw : 32;
} s;
struct cvmx_pip_stat2_prtx_s cn30xx;
struct cvmx_pip_stat2_prtx_s cn31xx;
struct cvmx_pip_stat2_prtx_s cn38xx;
struct cvmx_pip_stat2_prtx_s cn38xxp2;
struct cvmx_pip_stat2_prtx_s cn50xx;
struct cvmx_pip_stat2_prtx_s cn52xx;
struct cvmx_pip_stat2_prtx_s cn52xxp1;
struct cvmx_pip_stat2_prtx_s cn56xx;
struct cvmx_pip_stat2_prtx_s cn56xxp1;
struct cvmx_pip_stat2_prtx_s cn58xx;
struct cvmx_pip_stat2_prtx_s cn58xxp1;
struct cvmx_pip_stat2_prtx_s cn61xx;
struct cvmx_pip_stat2_prtx_s cn63xx;
struct cvmx_pip_stat2_prtx_s cn63xxp1;
struct cvmx_pip_stat2_prtx_s cn66xx;
struct cvmx_pip_stat2_prtx_s cn70xx;
struct cvmx_pip_stat2_prtx_s cn70xxp1;
struct cvmx_pip_stat2_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat2_prtx cvmx_pip_stat2_prtx_t;
/**
* cvmx_pip_stat3_#
*
* PIP_STAT3_X = PIP_STAT_BCST / PIP_STAT_MCST
*
*/
union cvmx_pip_stat3_x {
u64 u64;
struct cvmx_pip_stat3_x_s {
u64 bcst : 32;
u64 mcst : 32;
} s;
struct cvmx_pip_stat3_x_s cn68xx;
struct cvmx_pip_stat3_x_s cn68xxp1;
};
typedef union cvmx_pip_stat3_x cvmx_pip_stat3_x_t;
/**
* cvmx_pip_stat3_prt#
*
* PIP_STAT3_PRTX = PIP_STAT_BCST / PIP_STAT_MCST
*
*/
union cvmx_pip_stat3_prtx {
u64 u64;
struct cvmx_pip_stat3_prtx_s {
u64 bcst : 32;
u64 mcst : 32;
} s;
struct cvmx_pip_stat3_prtx_s cn30xx;
struct cvmx_pip_stat3_prtx_s cn31xx;
struct cvmx_pip_stat3_prtx_s cn38xx;
struct cvmx_pip_stat3_prtx_s cn38xxp2;
struct cvmx_pip_stat3_prtx_s cn50xx;
struct cvmx_pip_stat3_prtx_s cn52xx;
struct cvmx_pip_stat3_prtx_s cn52xxp1;
struct cvmx_pip_stat3_prtx_s cn56xx;
struct cvmx_pip_stat3_prtx_s cn56xxp1;
struct cvmx_pip_stat3_prtx_s cn58xx;
struct cvmx_pip_stat3_prtx_s cn58xxp1;
struct cvmx_pip_stat3_prtx_s cn61xx;
struct cvmx_pip_stat3_prtx_s cn63xx;
struct cvmx_pip_stat3_prtx_s cn63xxp1;
struct cvmx_pip_stat3_prtx_s cn66xx;
struct cvmx_pip_stat3_prtx_s cn70xx;
struct cvmx_pip_stat3_prtx_s cn70xxp1;
struct cvmx_pip_stat3_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat3_prtx cvmx_pip_stat3_prtx_t;
/**
* cvmx_pip_stat4_#
*
* PIP_STAT4_X = PIP_STAT_HIST1 / PIP_STAT_HIST0
*
*/
union cvmx_pip_stat4_x {
u64 u64;
struct cvmx_pip_stat4_x_s {
u64 h65to127 : 32;
u64 h64 : 32;
} s;
struct cvmx_pip_stat4_x_s cn68xx;
struct cvmx_pip_stat4_x_s cn68xxp1;
};
typedef union cvmx_pip_stat4_x cvmx_pip_stat4_x_t;
/**
* cvmx_pip_stat4_prt#
*
* PIP_STAT4_PRTX = PIP_STAT_HIST1 / PIP_STAT_HIST0
*
*/
union cvmx_pip_stat4_prtx {
u64 u64;
struct cvmx_pip_stat4_prtx_s {
u64 h65to127 : 32;
u64 h64 : 32;
} s;
struct cvmx_pip_stat4_prtx_s cn30xx;
struct cvmx_pip_stat4_prtx_s cn31xx;
struct cvmx_pip_stat4_prtx_s cn38xx;
struct cvmx_pip_stat4_prtx_s cn38xxp2;
struct cvmx_pip_stat4_prtx_s cn50xx;
struct cvmx_pip_stat4_prtx_s cn52xx;
struct cvmx_pip_stat4_prtx_s cn52xxp1;
struct cvmx_pip_stat4_prtx_s cn56xx;
struct cvmx_pip_stat4_prtx_s cn56xxp1;
struct cvmx_pip_stat4_prtx_s cn58xx;
struct cvmx_pip_stat4_prtx_s cn58xxp1;
struct cvmx_pip_stat4_prtx_s cn61xx;
struct cvmx_pip_stat4_prtx_s cn63xx;
struct cvmx_pip_stat4_prtx_s cn63xxp1;
struct cvmx_pip_stat4_prtx_s cn66xx;
struct cvmx_pip_stat4_prtx_s cn70xx;
struct cvmx_pip_stat4_prtx_s cn70xxp1;
struct cvmx_pip_stat4_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat4_prtx cvmx_pip_stat4_prtx_t;
/**
* cvmx_pip_stat5_#
*
* PIP_STAT5_X = PIP_STAT_HIST3 / PIP_STAT_HIST2
*
*/
union cvmx_pip_stat5_x {
u64 u64;
struct cvmx_pip_stat5_x_s {
u64 h256to511 : 32;
u64 h128to255 : 32;
} s;
struct cvmx_pip_stat5_x_s cn68xx;
struct cvmx_pip_stat5_x_s cn68xxp1;
};
typedef union cvmx_pip_stat5_x cvmx_pip_stat5_x_t;
/**
* cvmx_pip_stat5_prt#
*
* PIP_STAT5_PRTX = PIP_STAT_HIST3 / PIP_STAT_HIST2
*
*/
union cvmx_pip_stat5_prtx {
u64 u64;
struct cvmx_pip_stat5_prtx_s {
u64 h256to511 : 32;
u64 h128to255 : 32;
} s;
struct cvmx_pip_stat5_prtx_s cn30xx;
struct cvmx_pip_stat5_prtx_s cn31xx;
struct cvmx_pip_stat5_prtx_s cn38xx;
struct cvmx_pip_stat5_prtx_s cn38xxp2;
struct cvmx_pip_stat5_prtx_s cn50xx;
struct cvmx_pip_stat5_prtx_s cn52xx;
struct cvmx_pip_stat5_prtx_s cn52xxp1;
struct cvmx_pip_stat5_prtx_s cn56xx;
struct cvmx_pip_stat5_prtx_s cn56xxp1;
struct cvmx_pip_stat5_prtx_s cn58xx;
struct cvmx_pip_stat5_prtx_s cn58xxp1;
struct cvmx_pip_stat5_prtx_s cn61xx;
struct cvmx_pip_stat5_prtx_s cn63xx;
struct cvmx_pip_stat5_prtx_s cn63xxp1;
struct cvmx_pip_stat5_prtx_s cn66xx;
struct cvmx_pip_stat5_prtx_s cn70xx;
struct cvmx_pip_stat5_prtx_s cn70xxp1;
struct cvmx_pip_stat5_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat5_prtx cvmx_pip_stat5_prtx_t;
/**
* cvmx_pip_stat6_#
*
* PIP_STAT6_X = PIP_STAT_HIST5 / PIP_STAT_HIST4
*
*/
union cvmx_pip_stat6_x {
u64 u64;
struct cvmx_pip_stat6_x_s {
u64 h1024to1518 : 32;
u64 h512to1023 : 32;
} s;
struct cvmx_pip_stat6_x_s cn68xx;
struct cvmx_pip_stat6_x_s cn68xxp1;
};
typedef union cvmx_pip_stat6_x cvmx_pip_stat6_x_t;
/**
* cvmx_pip_stat6_prt#
*
* PIP_STAT6_PRTX = PIP_STAT_HIST5 / PIP_STAT_HIST4
*
*/
union cvmx_pip_stat6_prtx {
u64 u64;
struct cvmx_pip_stat6_prtx_s {
u64 h1024to1518 : 32;
u64 h512to1023 : 32;
} s;
struct cvmx_pip_stat6_prtx_s cn30xx;
struct cvmx_pip_stat6_prtx_s cn31xx;
struct cvmx_pip_stat6_prtx_s cn38xx;
struct cvmx_pip_stat6_prtx_s cn38xxp2;
struct cvmx_pip_stat6_prtx_s cn50xx;
struct cvmx_pip_stat6_prtx_s cn52xx;
struct cvmx_pip_stat6_prtx_s cn52xxp1;
struct cvmx_pip_stat6_prtx_s cn56xx;
struct cvmx_pip_stat6_prtx_s cn56xxp1;
struct cvmx_pip_stat6_prtx_s cn58xx;
struct cvmx_pip_stat6_prtx_s cn58xxp1;
struct cvmx_pip_stat6_prtx_s cn61xx;
struct cvmx_pip_stat6_prtx_s cn63xx;
struct cvmx_pip_stat6_prtx_s cn63xxp1;
struct cvmx_pip_stat6_prtx_s cn66xx;
struct cvmx_pip_stat6_prtx_s cn70xx;
struct cvmx_pip_stat6_prtx_s cn70xxp1;
struct cvmx_pip_stat6_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat6_prtx cvmx_pip_stat6_prtx_t;
/**
* cvmx_pip_stat7_#
*
* PIP_STAT7_X = PIP_STAT_FCS / PIP_STAT_HIST6
*
*/
union cvmx_pip_stat7_x {
u64 u64;
struct cvmx_pip_stat7_x_s {
u64 fcs : 32;
u64 h1519 : 32;
} s;
struct cvmx_pip_stat7_x_s cn68xx;
struct cvmx_pip_stat7_x_s cn68xxp1;
};
typedef union cvmx_pip_stat7_x cvmx_pip_stat7_x_t;
/**
* cvmx_pip_stat7_prt#
*
* PIP_STAT7_PRTX = PIP_STAT_FCS / PIP_STAT_HIST6
*
*
* Notes:
* DPI does not check FCS, therefore FCS will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore FCS will never increment on sRIO ports 40-47
*/
union cvmx_pip_stat7_prtx {
u64 u64;
struct cvmx_pip_stat7_prtx_s {
u64 fcs : 32;
u64 h1519 : 32;
} s;
struct cvmx_pip_stat7_prtx_s cn30xx;
struct cvmx_pip_stat7_prtx_s cn31xx;
struct cvmx_pip_stat7_prtx_s cn38xx;
struct cvmx_pip_stat7_prtx_s cn38xxp2;
struct cvmx_pip_stat7_prtx_s cn50xx;
struct cvmx_pip_stat7_prtx_s cn52xx;
struct cvmx_pip_stat7_prtx_s cn52xxp1;
struct cvmx_pip_stat7_prtx_s cn56xx;
struct cvmx_pip_stat7_prtx_s cn56xxp1;
struct cvmx_pip_stat7_prtx_s cn58xx;
struct cvmx_pip_stat7_prtx_s cn58xxp1;
struct cvmx_pip_stat7_prtx_s cn61xx;
struct cvmx_pip_stat7_prtx_s cn63xx;
struct cvmx_pip_stat7_prtx_s cn63xxp1;
struct cvmx_pip_stat7_prtx_s cn66xx;
struct cvmx_pip_stat7_prtx_s cn70xx;
struct cvmx_pip_stat7_prtx_s cn70xxp1;
struct cvmx_pip_stat7_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat7_prtx cvmx_pip_stat7_prtx_t;
/**
* cvmx_pip_stat8_#
*
* PIP_STAT8_X = PIP_STAT_FRAG / PIP_STAT_UNDER
*
*/
union cvmx_pip_stat8_x {
u64 u64;
struct cvmx_pip_stat8_x_s {
u64 frag : 32;
u64 undersz : 32;
} s;
struct cvmx_pip_stat8_x_s cn68xx;
struct cvmx_pip_stat8_x_s cn68xxp1;
};
typedef union cvmx_pip_stat8_x cvmx_pip_stat8_x_t;
/**
* cvmx_pip_stat8_prt#
*
* PIP_STAT8_PRTX = PIP_STAT_FRAG / PIP_STAT_UNDER
*
*
* Notes:
* DPI does not check FCS, therefore FRAG will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore FRAG will never increment on sRIO ports 40-47
*/
union cvmx_pip_stat8_prtx {
u64 u64;
struct cvmx_pip_stat8_prtx_s {
u64 frag : 32;
u64 undersz : 32;
} s;
struct cvmx_pip_stat8_prtx_s cn30xx;
struct cvmx_pip_stat8_prtx_s cn31xx;
struct cvmx_pip_stat8_prtx_s cn38xx;
struct cvmx_pip_stat8_prtx_s cn38xxp2;
struct cvmx_pip_stat8_prtx_s cn50xx;
struct cvmx_pip_stat8_prtx_s cn52xx;
struct cvmx_pip_stat8_prtx_s cn52xxp1;
struct cvmx_pip_stat8_prtx_s cn56xx;
struct cvmx_pip_stat8_prtx_s cn56xxp1;
struct cvmx_pip_stat8_prtx_s cn58xx;
struct cvmx_pip_stat8_prtx_s cn58xxp1;
struct cvmx_pip_stat8_prtx_s cn61xx;
struct cvmx_pip_stat8_prtx_s cn63xx;
struct cvmx_pip_stat8_prtx_s cn63xxp1;
struct cvmx_pip_stat8_prtx_s cn66xx;
struct cvmx_pip_stat8_prtx_s cn70xx;
struct cvmx_pip_stat8_prtx_s cn70xxp1;
struct cvmx_pip_stat8_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat8_prtx cvmx_pip_stat8_prtx_t;
/**
* cvmx_pip_stat9_#
*
* PIP_STAT9_X = PIP_STAT_JABBER / PIP_STAT_OVER
*
*/
union cvmx_pip_stat9_x {
u64 u64;
struct cvmx_pip_stat9_x_s {
u64 jabber : 32;
u64 oversz : 32;
} s;
struct cvmx_pip_stat9_x_s cn68xx;
struct cvmx_pip_stat9_x_s cn68xxp1;
};
typedef union cvmx_pip_stat9_x cvmx_pip_stat9_x_t;
/**
* cvmx_pip_stat9_prt#
*
* PIP_STAT9_PRTX = PIP_STAT_JABBER / PIP_STAT_OVER
*
*
* Notes:
* DPI does not check FCS, therefore JABBER will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore JABBER will never increment on sRIO ports 40-47 due to FCS errors
* sRIO does use the JABBER opcode to communicate sRIO error, therefore JABBER can increment under the sRIO error conditions
*/
union cvmx_pip_stat9_prtx {
u64 u64;
struct cvmx_pip_stat9_prtx_s {
u64 jabber : 32;
u64 oversz : 32;
} s;
struct cvmx_pip_stat9_prtx_s cn30xx;
struct cvmx_pip_stat9_prtx_s cn31xx;
struct cvmx_pip_stat9_prtx_s cn38xx;
struct cvmx_pip_stat9_prtx_s cn38xxp2;
struct cvmx_pip_stat9_prtx_s cn50xx;
struct cvmx_pip_stat9_prtx_s cn52xx;
struct cvmx_pip_stat9_prtx_s cn52xxp1;
struct cvmx_pip_stat9_prtx_s cn56xx;
struct cvmx_pip_stat9_prtx_s cn56xxp1;
struct cvmx_pip_stat9_prtx_s cn58xx;
struct cvmx_pip_stat9_prtx_s cn58xxp1;
struct cvmx_pip_stat9_prtx_s cn61xx;
struct cvmx_pip_stat9_prtx_s cn63xx;
struct cvmx_pip_stat9_prtx_s cn63xxp1;
struct cvmx_pip_stat9_prtx_s cn66xx;
struct cvmx_pip_stat9_prtx_s cn70xx;
struct cvmx_pip_stat9_prtx_s cn70xxp1;
struct cvmx_pip_stat9_prtx_s cnf71xx;
};
typedef union cvmx_pip_stat9_prtx cvmx_pip_stat9_prtx_t;
/**
* cvmx_pip_stat_ctl
*
* Controls how the PIP statistics counters are handled.
*
*/
union cvmx_pip_stat_ctl {
u64 u64;
struct cvmx_pip_stat_ctl_s {
u64 reserved_9_63 : 55;
u64 mode : 1;
u64 reserved_1_7 : 7;
u64 rdclr : 1;
} s;
struct cvmx_pip_stat_ctl_cn30xx {
u64 reserved_1_63 : 63;
u64 rdclr : 1;
} cn30xx;
struct cvmx_pip_stat_ctl_cn30xx cn31xx;
struct cvmx_pip_stat_ctl_cn30xx cn38xx;
struct cvmx_pip_stat_ctl_cn30xx cn38xxp2;
struct cvmx_pip_stat_ctl_cn30xx cn50xx;
struct cvmx_pip_stat_ctl_cn30xx cn52xx;
struct cvmx_pip_stat_ctl_cn30xx cn52xxp1;
struct cvmx_pip_stat_ctl_cn30xx cn56xx;
struct cvmx_pip_stat_ctl_cn30xx cn56xxp1;
struct cvmx_pip_stat_ctl_cn30xx cn58xx;
struct cvmx_pip_stat_ctl_cn30xx cn58xxp1;
struct cvmx_pip_stat_ctl_cn30xx cn61xx;
struct cvmx_pip_stat_ctl_cn30xx cn63xx;
struct cvmx_pip_stat_ctl_cn30xx cn63xxp1;
struct cvmx_pip_stat_ctl_cn30xx cn66xx;
struct cvmx_pip_stat_ctl_s cn68xx;
struct cvmx_pip_stat_ctl_s cn68xxp1;
struct cvmx_pip_stat_ctl_cn30xx cn70xx;
struct cvmx_pip_stat_ctl_cn30xx cn70xxp1;
struct cvmx_pip_stat_ctl_cn30xx cnf71xx;
};
typedef union cvmx_pip_stat_ctl cvmx_pip_stat_ctl_t;
/**
* cvmx_pip_stat_inb_errs#
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems.
*/
union cvmx_pip_stat_inb_errsx {
u64 u64;
struct cvmx_pip_stat_inb_errsx_s {
u64 reserved_16_63 : 48;
u64 errs : 16;
} s;
struct cvmx_pip_stat_inb_errsx_s cn30xx;
struct cvmx_pip_stat_inb_errsx_s cn31xx;
struct cvmx_pip_stat_inb_errsx_s cn38xx;
struct cvmx_pip_stat_inb_errsx_s cn38xxp2;
struct cvmx_pip_stat_inb_errsx_s cn50xx;
struct cvmx_pip_stat_inb_errsx_s cn52xx;
struct cvmx_pip_stat_inb_errsx_s cn52xxp1;
struct cvmx_pip_stat_inb_errsx_s cn56xx;
struct cvmx_pip_stat_inb_errsx_s cn56xxp1;
struct cvmx_pip_stat_inb_errsx_s cn58xx;
struct cvmx_pip_stat_inb_errsx_s cn58xxp1;
struct cvmx_pip_stat_inb_errsx_s cn61xx;
struct cvmx_pip_stat_inb_errsx_s cn63xx;
struct cvmx_pip_stat_inb_errsx_s cn63xxp1;
struct cvmx_pip_stat_inb_errsx_s cn66xx;
struct cvmx_pip_stat_inb_errsx_s cn70xx;
struct cvmx_pip_stat_inb_errsx_s cn70xxp1;
struct cvmx_pip_stat_inb_errsx_s cnf71xx;
};
typedef union cvmx_pip_stat_inb_errsx cvmx_pip_stat_inb_errsx_t;
/**
* cvmx_pip_stat_inb_errs_pknd#
*
* PIP_STAT_INB_ERRS_PKNDX = Inbound error packets received by PIP per pkind
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems.
*/
union cvmx_pip_stat_inb_errs_pkndx {
u64 u64;
struct cvmx_pip_stat_inb_errs_pkndx_s {
u64 reserved_16_63 : 48;
u64 errs : 16;
} s;
struct cvmx_pip_stat_inb_errs_pkndx_s cn68xx;
struct cvmx_pip_stat_inb_errs_pkndx_s cn68xxp1;
};
typedef union cvmx_pip_stat_inb_errs_pkndx cvmx_pip_stat_inb_errs_pkndx_t;
/**
* cvmx_pip_stat_inb_octs#
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems. The OCTS will include the bytes from
* timestamp fields in PTP_MODE.
*/
union cvmx_pip_stat_inb_octsx {
u64 u64;
struct cvmx_pip_stat_inb_octsx_s {
u64 reserved_48_63 : 16;
u64 octs : 48;
} s;
struct cvmx_pip_stat_inb_octsx_s cn30xx;
struct cvmx_pip_stat_inb_octsx_s cn31xx;
struct cvmx_pip_stat_inb_octsx_s cn38xx;
struct cvmx_pip_stat_inb_octsx_s cn38xxp2;
struct cvmx_pip_stat_inb_octsx_s cn50xx;
struct cvmx_pip_stat_inb_octsx_s cn52xx;
struct cvmx_pip_stat_inb_octsx_s cn52xxp1;
struct cvmx_pip_stat_inb_octsx_s cn56xx;
struct cvmx_pip_stat_inb_octsx_s cn56xxp1;
struct cvmx_pip_stat_inb_octsx_s cn58xx;
struct cvmx_pip_stat_inb_octsx_s cn58xxp1;
struct cvmx_pip_stat_inb_octsx_s cn61xx;
struct cvmx_pip_stat_inb_octsx_s cn63xx;
struct cvmx_pip_stat_inb_octsx_s cn63xxp1;
struct cvmx_pip_stat_inb_octsx_s cn66xx;
struct cvmx_pip_stat_inb_octsx_s cn70xx;
struct cvmx_pip_stat_inb_octsx_s cn70xxp1;
struct cvmx_pip_stat_inb_octsx_s cnf71xx;
};
typedef union cvmx_pip_stat_inb_octsx cvmx_pip_stat_inb_octsx_t;
/**
* cvmx_pip_stat_inb_octs_pknd#
*
* PIP_STAT_INB_OCTS_PKNDX = Inbound octets received by PIP per pkind
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems. The OCTS will include the bytes from
* timestamp fields in PTP_MODE.
*/
union cvmx_pip_stat_inb_octs_pkndx {
u64 u64;
struct cvmx_pip_stat_inb_octs_pkndx_s {
u64 reserved_48_63 : 16;
u64 octs : 48;
} s;
struct cvmx_pip_stat_inb_octs_pkndx_s cn68xx;
struct cvmx_pip_stat_inb_octs_pkndx_s cn68xxp1;
};
typedef union cvmx_pip_stat_inb_octs_pkndx cvmx_pip_stat_inb_octs_pkndx_t;
/**
* cvmx_pip_stat_inb_pkts#
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems.
*/
union cvmx_pip_stat_inb_pktsx {
u64 u64;
struct cvmx_pip_stat_inb_pktsx_s {
u64 reserved_32_63 : 32;
u64 pkts : 32;
} s;
struct cvmx_pip_stat_inb_pktsx_s cn30xx;
struct cvmx_pip_stat_inb_pktsx_s cn31xx;
struct cvmx_pip_stat_inb_pktsx_s cn38xx;
struct cvmx_pip_stat_inb_pktsx_s cn38xxp2;
struct cvmx_pip_stat_inb_pktsx_s cn50xx;
struct cvmx_pip_stat_inb_pktsx_s cn52xx;
struct cvmx_pip_stat_inb_pktsx_s cn52xxp1;
struct cvmx_pip_stat_inb_pktsx_s cn56xx;
struct cvmx_pip_stat_inb_pktsx_s cn56xxp1;
struct cvmx_pip_stat_inb_pktsx_s cn58xx;
struct cvmx_pip_stat_inb_pktsx_s cn58xxp1;
struct cvmx_pip_stat_inb_pktsx_s cn61xx;
struct cvmx_pip_stat_inb_pktsx_s cn63xx;
struct cvmx_pip_stat_inb_pktsx_s cn63xxp1;
struct cvmx_pip_stat_inb_pktsx_s cn66xx;
struct cvmx_pip_stat_inb_pktsx_s cn70xx;
struct cvmx_pip_stat_inb_pktsx_s cn70xxp1;
struct cvmx_pip_stat_inb_pktsx_s cnf71xx;
};
typedef union cvmx_pip_stat_inb_pktsx cvmx_pip_stat_inb_pktsx_t;
/**
* cvmx_pip_stat_inb_pkts_pknd#
*
* PIP_STAT_INB_PKTS_PKNDX = Inbound packets received by PIP per pkind
*
* Inbound stats collect all data sent to PIP from all packet interfaces.
* Its the raw counts of everything that comes into the block. The counts
* will reflect all error packets and packets dropped by the PKI RED engine.
* These counts are intended for system debug, but could convey useful
* information in production systems.
*/
union cvmx_pip_stat_inb_pkts_pkndx {
u64 u64;
struct cvmx_pip_stat_inb_pkts_pkndx_s {
u64 reserved_32_63 : 32;
u64 pkts : 32;
} s;
struct cvmx_pip_stat_inb_pkts_pkndx_s cn68xx;
struct cvmx_pip_stat_inb_pkts_pkndx_s cn68xxp1;
};
typedef union cvmx_pip_stat_inb_pkts_pkndx cvmx_pip_stat_inb_pkts_pkndx_t;
/**
* cvmx_pip_sub_pkind_fcs#
*/
union cvmx_pip_sub_pkind_fcsx {
u64 u64;
struct cvmx_pip_sub_pkind_fcsx_s {
u64 port_bit : 64;
} s;
struct cvmx_pip_sub_pkind_fcsx_s cn68xx;
struct cvmx_pip_sub_pkind_fcsx_s cn68xxp1;
};
typedef union cvmx_pip_sub_pkind_fcsx cvmx_pip_sub_pkind_fcsx_t;
/**
* cvmx_pip_tag_inc#
*
* # $PIP_TAG_INCX = 0x300+X X=(0..63) RegType=(RSL) RtlReg=(pip_tag_inc_csr_direct_TestbuilderTask)
*
*/
union cvmx_pip_tag_incx {
u64 u64;
struct cvmx_pip_tag_incx_s {
u64 reserved_8_63 : 56;
u64 en : 8;
} s;
struct cvmx_pip_tag_incx_s cn30xx;
struct cvmx_pip_tag_incx_s cn31xx;
struct cvmx_pip_tag_incx_s cn38xx;
struct cvmx_pip_tag_incx_s cn38xxp2;
struct cvmx_pip_tag_incx_s cn50xx;
struct cvmx_pip_tag_incx_s cn52xx;
struct cvmx_pip_tag_incx_s cn52xxp1;
struct cvmx_pip_tag_incx_s cn56xx;
struct cvmx_pip_tag_incx_s cn56xxp1;
struct cvmx_pip_tag_incx_s cn58xx;
struct cvmx_pip_tag_incx_s cn58xxp1;
struct cvmx_pip_tag_incx_s cn61xx;
struct cvmx_pip_tag_incx_s cn63xx;
struct cvmx_pip_tag_incx_s cn63xxp1;
struct cvmx_pip_tag_incx_s cn66xx;
struct cvmx_pip_tag_incx_s cn68xx;
struct cvmx_pip_tag_incx_s cn68xxp1;
struct cvmx_pip_tag_incx_s cn70xx;
struct cvmx_pip_tag_incx_s cn70xxp1;
struct cvmx_pip_tag_incx_s cnf71xx;
};
typedef union cvmx_pip_tag_incx cvmx_pip_tag_incx_t;
/**
* cvmx_pip_tag_mask
*
* PIP_TAG_MASK = Mask bit in the tag generation
*
*/
union cvmx_pip_tag_mask {
u64 u64;
struct cvmx_pip_tag_mask_s {
u64 reserved_16_63 : 48;
u64 mask : 16;
} s;
struct cvmx_pip_tag_mask_s cn30xx;
struct cvmx_pip_tag_mask_s cn31xx;
struct cvmx_pip_tag_mask_s cn38xx;
struct cvmx_pip_tag_mask_s cn38xxp2;
struct cvmx_pip_tag_mask_s cn50xx;
struct cvmx_pip_tag_mask_s cn52xx;
struct cvmx_pip_tag_mask_s cn52xxp1;
struct cvmx_pip_tag_mask_s cn56xx;
struct cvmx_pip_tag_mask_s cn56xxp1;
struct cvmx_pip_tag_mask_s cn58xx;
struct cvmx_pip_tag_mask_s cn58xxp1;
struct cvmx_pip_tag_mask_s cn61xx;
struct cvmx_pip_tag_mask_s cn63xx;
struct cvmx_pip_tag_mask_s cn63xxp1;
struct cvmx_pip_tag_mask_s cn66xx;
struct cvmx_pip_tag_mask_s cn68xx;
struct cvmx_pip_tag_mask_s cn68xxp1;
struct cvmx_pip_tag_mask_s cn70xx;
struct cvmx_pip_tag_mask_s cn70xxp1;
struct cvmx_pip_tag_mask_s cnf71xx;
};
typedef union cvmx_pip_tag_mask cvmx_pip_tag_mask_t;
/**
* cvmx_pip_tag_secret
*
* The source and destination IV's provide a mechanism for each Octeon to be unique.
*
*/
union cvmx_pip_tag_secret {
u64 u64;
struct cvmx_pip_tag_secret_s {
u64 reserved_32_63 : 32;
u64 dst : 16;
u64 src : 16;
} s;
struct cvmx_pip_tag_secret_s cn30xx;
struct cvmx_pip_tag_secret_s cn31xx;
struct cvmx_pip_tag_secret_s cn38xx;
struct cvmx_pip_tag_secret_s cn38xxp2;
struct cvmx_pip_tag_secret_s cn50xx;
struct cvmx_pip_tag_secret_s cn52xx;
struct cvmx_pip_tag_secret_s cn52xxp1;
struct cvmx_pip_tag_secret_s cn56xx;
struct cvmx_pip_tag_secret_s cn56xxp1;
struct cvmx_pip_tag_secret_s cn58xx;
struct cvmx_pip_tag_secret_s cn58xxp1;
struct cvmx_pip_tag_secret_s cn61xx;
struct cvmx_pip_tag_secret_s cn63xx;
struct cvmx_pip_tag_secret_s cn63xxp1;
struct cvmx_pip_tag_secret_s cn66xx;
struct cvmx_pip_tag_secret_s cn68xx;
struct cvmx_pip_tag_secret_s cn68xxp1;
struct cvmx_pip_tag_secret_s cn70xx;
struct cvmx_pip_tag_secret_s cn70xxp1;
struct cvmx_pip_tag_secret_s cnf71xx;
};
typedef union cvmx_pip_tag_secret cvmx_pip_tag_secret_t;
/**
* cvmx_pip_todo_entry
*
* Summary of the current packet that has completed and waiting to be processed
*
*/
union cvmx_pip_todo_entry {
u64 u64;
struct cvmx_pip_todo_entry_s {
u64 val : 1;
u64 reserved_62_62 : 1;
u64 entry : 62;
} s;
struct cvmx_pip_todo_entry_s cn30xx;
struct cvmx_pip_todo_entry_s cn31xx;
struct cvmx_pip_todo_entry_s cn38xx;
struct cvmx_pip_todo_entry_s cn38xxp2;
struct cvmx_pip_todo_entry_s cn50xx;
struct cvmx_pip_todo_entry_s cn52xx;
struct cvmx_pip_todo_entry_s cn52xxp1;
struct cvmx_pip_todo_entry_s cn56xx;
struct cvmx_pip_todo_entry_s cn56xxp1;
struct cvmx_pip_todo_entry_s cn58xx;
struct cvmx_pip_todo_entry_s cn58xxp1;
struct cvmx_pip_todo_entry_s cn61xx;
struct cvmx_pip_todo_entry_s cn63xx;
struct cvmx_pip_todo_entry_s cn63xxp1;
struct cvmx_pip_todo_entry_s cn66xx;
struct cvmx_pip_todo_entry_s cn68xx;
struct cvmx_pip_todo_entry_s cn68xxp1;
struct cvmx_pip_todo_entry_s cn70xx;
struct cvmx_pip_todo_entry_s cn70xxp1;
struct cvmx_pip_todo_entry_s cnf71xx;
};
typedef union cvmx_pip_todo_entry cvmx_pip_todo_entry_t;
/**
* cvmx_pip_vlan_etypes#
*/
union cvmx_pip_vlan_etypesx {
u64 u64;
struct cvmx_pip_vlan_etypesx_s {
u64 type3 : 16;
u64 type2 : 16;
u64 type1 : 16;
u64 type0 : 16;
} s;
struct cvmx_pip_vlan_etypesx_s cn61xx;
struct cvmx_pip_vlan_etypesx_s cn66xx;
struct cvmx_pip_vlan_etypesx_s cn68xx;
struct cvmx_pip_vlan_etypesx_s cn70xx;
struct cvmx_pip_vlan_etypesx_s cn70xxp1;
struct cvmx_pip_vlan_etypesx_s cnf71xx;
};
typedef union cvmx_pip_vlan_etypesx cvmx_pip_vlan_etypesx_t;
/**
* cvmx_pip_xstat0_prt#
*
* PIP_XSTAT0_PRT = PIP_XSTAT_DRP_PKTS / PIP_XSTAT_DRP_OCTS
*
*/
union cvmx_pip_xstat0_prtx {
u64 u64;
struct cvmx_pip_xstat0_prtx_s {
u64 drp_pkts : 32;
u64 drp_octs : 32;
} s;
struct cvmx_pip_xstat0_prtx_s cn63xx;
struct cvmx_pip_xstat0_prtx_s cn63xxp1;
struct cvmx_pip_xstat0_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat0_prtx cvmx_pip_xstat0_prtx_t;
/**
* cvmx_pip_xstat10_prt#
*
* PIP_XSTAT10_PRTX = PIP_XSTAT_L2_MCAST / PIP_XSTAT_L2_BCAST
*
*/
union cvmx_pip_xstat10_prtx {
u64 u64;
struct cvmx_pip_xstat10_prtx_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_xstat10_prtx_s cn63xx;
struct cvmx_pip_xstat10_prtx_s cn63xxp1;
struct cvmx_pip_xstat10_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat10_prtx cvmx_pip_xstat10_prtx_t;
/**
* cvmx_pip_xstat11_prt#
*
* PIP_XSTAT11_PRTX = PIP_XSTAT_L3_MCAST / PIP_XSTAT_L3_BCAST
*
*/
union cvmx_pip_xstat11_prtx {
u64 u64;
struct cvmx_pip_xstat11_prtx_s {
u64 bcast : 32;
u64 mcast : 32;
} s;
struct cvmx_pip_xstat11_prtx_s cn63xx;
struct cvmx_pip_xstat11_prtx_s cn63xxp1;
struct cvmx_pip_xstat11_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat11_prtx cvmx_pip_xstat11_prtx_t;
/**
* cvmx_pip_xstat1_prt#
*
* PIP_XSTAT1_PRTX = PIP_XSTAT_OCTS
*
*/
union cvmx_pip_xstat1_prtx {
u64 u64;
struct cvmx_pip_xstat1_prtx_s {
u64 reserved_48_63 : 16;
u64 octs : 48;
} s;
struct cvmx_pip_xstat1_prtx_s cn63xx;
struct cvmx_pip_xstat1_prtx_s cn63xxp1;
struct cvmx_pip_xstat1_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat1_prtx cvmx_pip_xstat1_prtx_t;
/**
* cvmx_pip_xstat2_prt#
*
* PIP_XSTAT2_PRTX = PIP_XSTAT_PKTS / PIP_XSTAT_RAW
*
*/
union cvmx_pip_xstat2_prtx {
u64 u64;
struct cvmx_pip_xstat2_prtx_s {
u64 pkts : 32;
u64 raw : 32;
} s;
struct cvmx_pip_xstat2_prtx_s cn63xx;
struct cvmx_pip_xstat2_prtx_s cn63xxp1;
struct cvmx_pip_xstat2_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat2_prtx cvmx_pip_xstat2_prtx_t;
/**
* cvmx_pip_xstat3_prt#
*
* PIP_XSTAT3_PRTX = PIP_XSTAT_BCST / PIP_XSTAT_MCST
*
*/
union cvmx_pip_xstat3_prtx {
u64 u64;
struct cvmx_pip_xstat3_prtx_s {
u64 bcst : 32;
u64 mcst : 32;
} s;
struct cvmx_pip_xstat3_prtx_s cn63xx;
struct cvmx_pip_xstat3_prtx_s cn63xxp1;
struct cvmx_pip_xstat3_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat3_prtx cvmx_pip_xstat3_prtx_t;
/**
* cvmx_pip_xstat4_prt#
*
* PIP_XSTAT4_PRTX = PIP_XSTAT_HIST1 / PIP_XSTAT_HIST0
*
*/
union cvmx_pip_xstat4_prtx {
u64 u64;
struct cvmx_pip_xstat4_prtx_s {
u64 h65to127 : 32;
u64 h64 : 32;
} s;
struct cvmx_pip_xstat4_prtx_s cn63xx;
struct cvmx_pip_xstat4_prtx_s cn63xxp1;
struct cvmx_pip_xstat4_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat4_prtx cvmx_pip_xstat4_prtx_t;
/**
* cvmx_pip_xstat5_prt#
*
* PIP_XSTAT5_PRTX = PIP_XSTAT_HIST3 / PIP_XSTAT_HIST2
*
*/
union cvmx_pip_xstat5_prtx {
u64 u64;
struct cvmx_pip_xstat5_prtx_s {
u64 h256to511 : 32;
u64 h128to255 : 32;
} s;
struct cvmx_pip_xstat5_prtx_s cn63xx;
struct cvmx_pip_xstat5_prtx_s cn63xxp1;
struct cvmx_pip_xstat5_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat5_prtx cvmx_pip_xstat5_prtx_t;
/**
* cvmx_pip_xstat6_prt#
*
* PIP_XSTAT6_PRTX = PIP_XSTAT_HIST5 / PIP_XSTAT_HIST4
*
*/
union cvmx_pip_xstat6_prtx {
u64 u64;
struct cvmx_pip_xstat6_prtx_s {
u64 h1024to1518 : 32;
u64 h512to1023 : 32;
} s;
struct cvmx_pip_xstat6_prtx_s cn63xx;
struct cvmx_pip_xstat6_prtx_s cn63xxp1;
struct cvmx_pip_xstat6_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat6_prtx cvmx_pip_xstat6_prtx_t;
/**
* cvmx_pip_xstat7_prt#
*
* PIP_XSTAT7_PRTX = PIP_XSTAT_FCS / PIP_XSTAT_HIST6
*
*
* Notes:
* DPI does not check FCS, therefore FCS will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore FCS will never increment on sRIO ports 40-47
*/
union cvmx_pip_xstat7_prtx {
u64 u64;
struct cvmx_pip_xstat7_prtx_s {
u64 fcs : 32;
u64 h1519 : 32;
} s;
struct cvmx_pip_xstat7_prtx_s cn63xx;
struct cvmx_pip_xstat7_prtx_s cn63xxp1;
struct cvmx_pip_xstat7_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat7_prtx cvmx_pip_xstat7_prtx_t;
/**
* cvmx_pip_xstat8_prt#
*
* PIP_XSTAT8_PRTX = PIP_XSTAT_FRAG / PIP_XSTAT_UNDER
*
*
* Notes:
* DPI does not check FCS, therefore FRAG will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore FRAG will never increment on sRIO ports 40-47
*/
union cvmx_pip_xstat8_prtx {
u64 u64;
struct cvmx_pip_xstat8_prtx_s {
u64 frag : 32;
u64 undersz : 32;
} s;
struct cvmx_pip_xstat8_prtx_s cn63xx;
struct cvmx_pip_xstat8_prtx_s cn63xxp1;
struct cvmx_pip_xstat8_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat8_prtx cvmx_pip_xstat8_prtx_t;
/**
* cvmx_pip_xstat9_prt#
*
* PIP_XSTAT9_PRTX = PIP_XSTAT_JABBER / PIP_XSTAT_OVER
*
*
* Notes:
* DPI does not check FCS, therefore JABBER will never increment on DPI ports 32-35
* sRIO does not check FCS, therefore JABBER will never increment on sRIO ports 40-47 due to FCS errors
* sRIO does use the JABBER opcode to communicate sRIO error, therefore JABBER can increment under the sRIO error conditions
*/
union cvmx_pip_xstat9_prtx {
u64 u64;
struct cvmx_pip_xstat9_prtx_s {
u64 jabber : 32;
u64 oversz : 32;
} s;
struct cvmx_pip_xstat9_prtx_s cn63xx;
struct cvmx_pip_xstat9_prtx_s cn63xxp1;
struct cvmx_pip_xstat9_prtx_s cn66xx;
};
typedef union cvmx_pip_xstat9_prtx cvmx_pip_xstat9_prtx_t;
#endif
|